電源設計の技術情報サイト

技術資料ダウンロード

FAQ

【電源に関する相談窓口】電源設計に関するご不明点、ご質問などありましたらお気軽にご相談ください。

設計

①入力コンデンサ

静電容量

セラミックコンデンサ

その他

電解コンデンサ

動作

②インダクタ

インダクタンス(L値)

その他

定格・飽和

③出力コンデンサ

ESR(等価直列抵抗)

出力リップル

静電容量

動作

④ソフトスタート

⑤出力電圧設定抵抗

⑥ブートストラップ

コンデンサ

動作

⑦位相補償

FRA(周波数特性分析器)

位相補償抵抗・コンデンサ

シミュレーション

周波数特性

その他

評価

基板レイアウト

帰還経路

グラウンド

クロストーク

出力電圧設定抵抗

ソフトスタート端子コンデンサ

入力コンデンサ

配置

シミュレーション

スイッチング周波数

ディレーティング

ノイズ

①入力コンデンサ

静電容量

降圧DCDCコンバータの入力コンデンサの容量を決める際の注意点は?
基本的には、各ICのデータシートに記載されている推奨部品とその値を参考にしてください。また、コンデンサにかかるDC電圧によって、コンデンサの実効容量が異なるので、コンデンサメーカーが提供しているDC電圧と容量の関係を示した特性カーブなどを参照して、推奨部品と同じ実効容量が確保できるコンデンサを選定してください。同時に、グレードなども準じてください。
入力コンデンサの容量値は、どのように決めるのか教えてほしい。
電源ICの安定動作という観点では、まずデータシートの推奨品や定数を検討してください。加えてEMC対策などで入力リップル電圧やスパイクノイズを下げる必要がある場合には、各周波数帯域と必要なインピーダンス特性に応じたコンデンサを検討してください。

セラミックコンデンサ

セラミックコンデンサのDCバイアス特性によって実容量が変化するが、それに合わせてインピーダンス特性も変化するのか?
DCバイアスにより実容量が低下すると、共振点が高域にシフトするためインピーダンス特性も変化します。
セラミックコンデンサのDCバイアス特性への配慮として、実際に使用する電圧域で容量変化が少ないサイズを選定するという対処は正しいか?
正しいです。ただ、容量変化が少ないものはサイズが大きくなってしまいます。スペースの問題などが生じる場合は、DCバイアス特性による容量変化を考慮したうえで、実容量が推奨値と同等になる容量のものを選定することが可能です。
入力コンデンサの選択において、インピーダンスの低い容量値を持ったセラミックコンデンサを選定する理由は何か?
セラミックコンデンサは一般的に容量値が低くなるほど自己共振周波数が高く、より高い周波数までコンデンサとして機能します。DC/DCコンバータのスイッチング動作の周波数成分は、主にスイッチング周波数(数百kHz~数MHz)と、スイッチングの立ち上がり/立ち下りの周波数(100MHz~)の2種類になります。特に後者の100MHz~の電源変動を抑えるためには、低い容量値を持ったセラミックコンデンサが必要になります。
入力に電解コンデンサとセラミックコンデンサを並列に配置する理由は何か?
セットの設計仕様によると考えますが、大容量の電解コンデンサは、セットの電源オフ時に入力電圧の減衰を遅延させる目的、セラミックコンデンサは、ESRが小さいのでスイッチング電流のような急峻な電流変化に対して電荷の供給を行う目的で使い分けられています。
入力のセラミックコンデンサのDCバイアス特性により容量が変化した場合、インピーダンス特性の見直しも必要か?
DCバイアス特性の容量値減衰により共振周波数などのインピーダンス特性もその分変化します。DCバイアスに対するインピーダンス特性をコンデンサメーカーに問い合わせて、それを基に選定するか、使用電圧においてDCバイアス特性による容量低下が許容できるレベルの定格電圧の高いMLCCを使用する必要があります。
入力のバイパス用小容量セラミックコンデンサと大容量コンデンサの配置は、どちらをICの近くに配置するほうがよいのか?
バイパス用コンデンサをよりICの近くにしてください。これは大きな単位時間当たりの電流変化に対するコンデンサで、距離が遠くなると配線の寄生インダクタが増えるため効果が小さくなってしまいます。

その他

デカップリングコンデンサにおいて、複数の周波数に対する対策したい場合、それぞれの周波数に合わせたコンデンサを複数付ける方がよいのか、1つに集約して丁度よい定数を選定すべきか、どちらがよいのか?
また、複数コンデンサを付けた場合に弊害があれば教えてほしい。
周波数にあわせて複数付けることを推奨します。弊害としては、自己共振周波数が離れているコンデンサを複数配置するとその間の周波数で反共振が発生し、反共振の周波数でノイズ特性が悪化する懸念があります。また、複数コンデンサの配置については、ICに近い方に自己共振周波数の高いコンデンサ(主に小容量コンデンサ)を配置することが好ましく、逆に自己共振周波数の高いコンデンサを遠くに配置してしまうと、コンデンサまでのパターンインダクタンスにより自己共振周波数が低域にシフトして、狙い通りの特性にならない場合あります。

電解コンデンサ

コンデンサを選定する際に、電解コンデンサはESR値の記載がデーターシートにないことが多い。ESR値の検討はどのように行えばよいか?
ESR含む各詳細値につきましては、コンデンサメーカーに確認することになります。
入出力コンデンサに電解コンデンサを用いる場合の注意点を教えてほしい。
入力電圧及び出力電圧のリップル波形が許容内かを確認する必要があります。セラミックコンデンサにくらべESRが大きい場合が多いためです。また、セラミックコンデンサに比べて温度特性が劣る点にも注意が必要です。

動作

入力コンデンサはなぜ必要なのか?
入力コンデンサは入力電圧の安定のために必要です。

②インダクタ

インダクタンス(L値)

DC/DCコンバータのリップル電流⊿ILを小さくするために、インダクタのインダクタンスを大きくした場合のデメリット、逆に小さくした場合のメリットを教えてほしい。
L値を大きくした場合の弊害としては、負荷応答性能を維持するために出力コンデンサ容量を大きくする必要があることと、インダクタのサイズが大きくなってしまうことです。
L値を小さくした場合の弊害としては、リップル電圧が大きくなることです。極端に小さいL値を使用する場合、リップル電流が大きくなるため、通常動作時において電源ICの過電流検出値に達していないことを確認する必要があります。
インダクタに関して、最大負荷電流を見越してL値を大きく設定した場合、実動作において最大負荷電流より出力電流が低い状態で、動作や特性に問題が起きないか?つまり、L値を大きくしすぎた場合の弊害の有無を知りたい。
推奨値から大きく外れる場合は、位相補償の調整が必要になる場合があります。L値によって電源の周波数特性が変わるため、安定性や応答性に問題ないかどうかを確認する必要があります。また、ICによってはインダクタ値が定められているものがありますので、その場合は指定に従ってください。
インダクタのL値を推奨値から変更すること効率が改善する事があるが、何かトレードオフはあるか?
インダクタンス値を推奨値よりも大きくすることによって、軽負荷時の効率改善ができる場合があります。このトレードオフをしては、周波数特性、リップル電流の大きさが変わるため、動作や振る舞いに関して十分な検証と検討が必要となります。
インダクタのL値が大きすぎる場合の弊害は何か?
負荷応答性能の悪化、インダクタサイズの大型化があげられます。また、ICの制御方式によってはL値に制限を設けてる場合もあり、制限外のL値のインダクタを使用すると、制御ループの安定性が損なわれることがあります。
実際に使用する出力電流が、データシートのアプリケーション回路の出力電流値の半分程度などの場合、実使用に合わせてインダクタのL値を変更したほうがよいのか?
データシートのアプリケーション回路にあるインダクタンス値、及び推奨インダクタンス値の範囲にした方がよいと考えます。例えば、仮に実使用電流が1/100だとしたら、インダクタンス値が大幅に大きくなってしまい現実的ではなくなります。これらのことを考えると、大は小を兼ねないわけではありませんが、無駄や無理がでてくるので、実使用電流にあった出力電流の電源を選択すべきです。
出力インダクタのインダクタンスを大きくする場合、出力コンデンサの容量も大きくする理由は何か?
出力負荷電流の変動に対する応答性の変動を補完するためです。
出力リップル電圧を下げるために、インダクタの値を大きくした場合の弊害は?
L値を大きくした場合の弊害は、負荷応答性能を維持するために出力コンデンサ容量を大きくする必要があることと、インダクタのサイズが大きくなってしまうことです。
リップル電流⊿ILを小さくするために、インダクタのインダクタンスを大きくした場合のデメリットを知りたい。
インダクタンスが大きいものはインダクタのサイズが大きくなり、コストもかかる傾向があります。
推奨回路からインダクタンスのL値を大きくした場合に、確認が必要な項目を教えてほしい。
インダクタンス値を大きくすると、同一サイズのインダクタの場合、定格電流が低下する場合があるので、定格電流を満たしているか確認が必要です。動作に関しては、負荷応答性能が悪化しますので負荷変動時の電圧変動を確認します。また、インダクタンス値が変わる事で周波数特性が変わるICもあります。特に電圧モード制御のICでは周波数特性の確認が必要で、負荷電流過渡に対して出力電圧が安定している事を確認してください。電流モードのICでは、インダクタンスの範囲が指定されている場合は、その範囲内で選定しないと動作が不安定となる場合があります。

その他

DCDCコンバータのインダクタの選定において、DCRとACRはどのように影響するか?
電源効率に影響します。DCRが大きいと、インダクタ平均電流とDCRによる損失が増加します。また、ACRが大きいとインダクタリップル電流とACRによる損失が増加します。
インダクタ電流の不連続モードでICを使用しても問題ないか?
問題はありませんが、負荷電流が急峻に変化した際の応答性が連続モードよりも悪くなるデメリットがあります。
インダクタのリップル電流の立ち上がりと立ち下りの傾きが異なっている理由は?
インダクタの両端にかかる電圧が異なるからです。ハイサイドスイッチがオン時は、Vin-Voutの電位差がインダクタにかかります。ハイサイドスイッチがオフ時は、0V-Voutの電位差がインダクタにかかることになります。
リップル電流を抑えるためにL値を大きくしたり、出力コンデンサを大きくしたりすると、位相補償に影響があるか?
出力のLやCの値を大きくする(変更する)と、電源回路としての周波数(位相)特性に影響は出ます。ただし、出力のL値やC値についてはデータシートに記載の上下限値の範囲内であれば、位相補償部品の値を調整することで安定動作させることは可能です。

定格・飽和

DC/DCコンバータの出力電流が範囲をもつ場合、例えば 0.5A~3.0Aなどの場合、インダクタの定数の決め方を教えてほしい。
部品選定は、最大電流を基に選定します。範囲例の電流では3Aにて計算して下さい。
ICに過電流検出機能がある場合、出力インダクタ飽和電流は、過電流検出値以上に設定する必要があるか?
インダクタの飽和電流を超えた負荷電流が流れた場合、リップル電流が想定以上に増えて、過電流検出値にかかってしまうため過電流検出値以上にすることを推奨します。
インダクタのリップル電流⊿ILを、出力電流の30~40%とする理由は何か?
⊿ILを出力電流の30~40%とした場合、効率/負荷応答/安定性などの電源性能のバランスを取ることができます。
インダクタの磁気飽和は、温度に関係するか?
コアの素材がフェライトの場合は高温時に磁気飽和が起きやすくなります。素材がメタル系の場合は素材の特性上、磁気飽和は起こりにくくなっています。
インダクタの選定での注意事項を教えてほしい。
スイッチング電流のピークが、インダクタの直流重畳電流定格を超えないように選定する必要があります。
インダクタの選定に関して、飽和電流の計算値に対して十分余裕をもったものを選定するとあるが、十分とはどの程度余裕を見ればよいのか?
一般的には20%程度のマージンと考えていますが、最終的にはデータシートの諸特性をよく確認して決めることになります。
インダクタの選定例は「飽和電流xxA以上のxxμHのインダクタからスタート」という表現になっているが、最終的な決定はどうすればよいのか?
最終的には、位相特性や負荷応答特性を実機で確認した上での判断となります。
インダクタの直流重畳許容電流は、どの程度余裕を持てばよいか?
ICの安定動作としては、基本的にはインダクタメーカーの規定する許容電流以下であれば問題ありません。
インダクタの直流重畳特性は、使用する電流においてどれくらいの低下を許容の目安にすればよいか?
インダクタによって直流重畳特性におけるL値減衰に対する許容電流値が決まっておりますので、その電流以内になるように選定してください。
インダクタ飽和電流は、どれくらいマージンを持てばよいのか?
一般的には20%程度のマージンと考えていますが、最終的にはデータシートの諸特性をよく確認して決めることになります。
一般的にインダクタの定格電流以下の使用であれば、磁気飽和を起こすことはないか?また、磁気飽和を起こす電流値はデータシートに記載があるのか、もしくは実測するしないとわからないのか?
定格電流以下であれば磁気飽和は起きません。その値は実測するか、インダクタメーカーに問い合わせるのがよいと考えます。
直流重畳特性は、何%の減少率のものまでを使用可能範囲と考えればよいのか?
直流重畳特性はIsatで記載されており、20%や30%といった減少率はインダクタメーカーや製品によって異なります。したがって、使用するインダクタの仕様書を十分に確認して判断することになります。

③出力コンデンサ

ESR(等価直列抵抗)

電解コンデンサなどのESRが大きいコンデンサを使用した場合、リップル電圧以外に問題となることがあるか?
周波数特性がが変わる場合があります。位相余裕度を確認し、動作安定性を確認が必要になります。

出力リップル

出力リップル電圧はなぜ発生するのか?
スイッチング電源ではスイッチング(ON・OFFの繰り返し)とインダクタを使用するためリップル電流が流れます。このリップル電流と出力コンデンサのESRにより、リップル電圧が発生します。
出力リップル電圧を小さくするような設計をするのが一般的なのか?
電力を供給するデバイスや回路によって、リップル電圧がどのくらいまで許容されるかが異なります。例えば、センサや微小信号の増幅回路や、低電圧動作のマイコンやFPGAなどの電源として使用される場合は、リップル電圧を低くする設計が一般的です。

静電容量

DC/DCコンバータの出力電流が範囲をもつ場合、例えば 0.5A~3.0Aなどの場合、出力コンデンサの定数の決め方を教えてほしい。
部品選定は、最大電流を基に選定します。範囲例の電流では3Aにて計算して下さい。
出力インダクタのインダクタンスを大きくする場合、出力コンデンサの容量も大きくする理由は何か?
出力負荷電流の変動に対する応答性の変動を補完するためです。
降圧DCDCコンバータの出力コンデンサの容量を決める際の注意点は?
基本的には、各ICのデータシートに記載されている推奨部品とその値を参考にしてください。また、コンデンサにかかるDC電圧によって、コンデンサの実効容量が異なるので、コンデンサメーカーが提供しているDC電圧と容量の関係を示した特性カーブなどを参照して、推奨部品と同じ実効容量が確保できるコンデンサを選定してください。同時に、グレードなども準じてください。
出力コンデンサの妥当な容量値を求める際の、具体例などを示してほしい。
使用するICや条件によって異なるので、そのICのデータシート記載の定数を参考の上、所望の出力リップル電圧や負荷応答特性に合わせて、基本的には実機での確認に基づいて調整することになります。

動作

出力コンデンサはなぜ必要なのか?
出力コンデンサは負荷電流の変動が発生した際の出力電圧の安定をはなるために必要です。

④ソフトスタート

DCDCコンバータの電源起動時の突入電流は、減らすことができてもなくすことはできないのか?
突入電流は、出力コンデンサに電荷を供給する時に流れるものであるため、なくすことはできません。しかし、電源の立ち上り時間を遅くすることで、突入電流のピーク値を十分に下げることは可能です。
ソフトスタートに関係した起動失敗のメカニズムが知りたい。
起動失敗は、出力容量値が大きすぎる場合に発生します。フトスタート時間の間に出力容量に電荷をチャージしますが、出力容量が大きすぎるとソフトスタート時間内にチャージが完了せず十分に出力電圧が立ち上がっていない場合、過電流保護や短絡保護の条件にあると、これらが作動し起動不良が起こります。
ソフトスタート時間が長い=出力コンデンサ容量が大きいと起動不良を起こす可能性があるとのことだが、計算で起動不良が起こるかどうかの判断はつくのか?
各ICのデータシートに目安となる計算方法が示されているので、基本的にはそれに従ってください。最終的には実機にて確認して判断することが必要です。
ソフトスタート時間は、どのような要求から決めればよいのか?
電源を供給するデバイスの要求仕様を満たすように決めて頂きます。ただし、ソフトスタート時間が短すぎる場合には出力コンデンサへのラッシュ電流(Irush)に注意が必要です。過電流保護機能があるICの場合、起動時のラッシュ電流Irushが過電流保護作動条件にならないように注意が必要です。ラッシュ電流を抑えるにはCoutを小さくする、起動時間を長くする必要があります。
ソフトスタート時間はどの程度に設定すればいいのか?
基本的にユーザーが使用条件により決定する値となります。給電するデバイスによって、立ち上がり時間が規定される場合もあります。ソフトスタート時間を速く設定すると、突入電流(ある場合)に注意が必要です。
入力の突入電流でヒューズが溶断してしまうことがある。対策としてソフトスタート、出力コンデンサ、入力コンデンサなど、検討すべき点は?
突入電流が想定より大きくなっていることが考えられるので、ソフトスタート時間を長くする、突入電流が発生している部分のコンデンサの容量を小さくするなどの対策が考えられます。
外部設定のソフトスタート時間の上限はあるのか?
ICによってことなるので、個別に問い合わせ願います。

⑤出力電圧設定抵抗

出力電圧設定用抵抗は負荷にもなるため、抵抗値が小さいと無駄な出力電流が増えて効率がさがるので、なるべく値を大きくしたほうがよいのか?
無駄な出力電流を減らせるという意味では大きいほうがよいのですが、抵抗値が大きいすぎる場合には、FBラインのインピーダンスが高くなり外来ノイズの影響を受けやすくなりますので注意が必要です。
出力電圧の公差はどのようにして決まるか?
基本的には、抵抗外付けの可変出力タイプの場合は、ICの基準電圧精度の公差と、出力電圧設定抵抗の公差で決まります。固定電圧タイプは、ICのデータシートで規定されている通りです。
出力電圧公差の計算式を知りたい。
抵抗外付けの出力可変タイプの場合は、ICの基準電圧精度の公差と、出力電圧設定抵抗の公差がパラメータとなります。計算は出力電圧設定の式において、各公差の組み合わせで算出するのが基本になります。
出力電圧設定用抵抗は、FB端子の電流の影響を考慮する必要はあるのか?
厳密には影響を受けますが、抵抗値をデータシート記載の推奨定数のオーダー(桁数)に合わせてください。出力電圧は分圧比で決まりますが、推奨が24kΩ+30kΩであれば、kΩオーダーの抵抗で設定を調整願います。

⑥ブートストラップ

コンデンサ

ブーストラップコンデンサの容量の推奨値はデータシートなどに記載があるのか?
データシートに記載されています。
ブートストラップコンデンサの推奨が0.1µFだが、コンデンサのDC特性、AC特性、温度特性を考慮して、最低容量が0.1µFを確保できるように選定するのか、それとも単純に0.1µFのものを選択するのか?
実効容量が0.1µF確保できるように選定してください。
ブートストラップコンデンサの容量を計算する式はあるのか?
ブートストラップコンデンサについては、データシート記載の推奨上数値をそのまま使っていただけるようお願いします。算出式の目安は、以下URLのアプリケーションノートを参照ください。
https://d1d2qsbl8m0m72.cloudfront.net/jp/products/databook/applinote/ic/power/switching_regulator/boost behavior with bootstrap capacitance_an-j.pdf
ブートストラップコンデンサの選定ミスで、MOSFETが破壊することがあるか?
ブートストラップコンデンサの選定ミスで、MOSFETが破壊する可能性はないと思われます。コンデンサの容量が大きすぎる場合は十分な充電できないためVgsが不足し、小さすぎる場合はコンデンサに充電された電荷が足りないため同じくVgsが不足します。このため、ハイサイドMOSFETがONするのが遅くなったり、不足度合いによってはONすることができなくなったりします。そのため、出力電圧が低下したり、動作が停止することが考えられます。
ブートストラップコンデンサの容量が大きすぎる場合、内部電源の能力次第でBOOT電圧の上昇が遅くなるとあるが、その理由は?
BOOT電圧は、コンデンサへの電流チャージ量できまりますので、単純に内部電源の電流供給能力が低い場合、BOOT電圧の上昇が遅くなります。データシートの推奨定数に近い値を使用することを推奨します。
ブートストラップコンデンサの容量は、スイッチングのデューティーサイクルが大きく変化する用途の場合、どのように考えればよいか?
コンデンサの容量値が推奨値であればデューティーが変化した場合でも問題ありません。ただし、容量値がデータシート記載の推奨値よりも大きすぎる場合、 ONデューティーが大きくなり充電時間が短くなると誤動作を起こす可能性があるので注意が必要です。
ブートストラップ用のコンデンサ容量は、ハイサイドMOSFETのゲート容量より十分大きくするのはなぜか?
ブーストラップコンデンサに蓄えた電荷によって、ハイサイドMOSFETのゲートを駆動します。もしハイサイドMOSFETのゲート容量の方が大きいと、駆動に十分な電荷の供給ができず、MOSFETがONするまでの時間が長くなってしまうからです。
ブートストラップ回路の外付けコンデンサの選定は、最大デューティサイクル(max duty)に影響するか?
一般的に最大デューティサイクルの式には、コンデンサのパラメータは含まれていませんが、容量が大きすぎる場合に影響がでる可能性があります。ブートストラップ回路のコンデンサは、データシートに記載の推奨値のものを使用してください。
上下Nch構成同期整流DC/DCのブートストラップコンデンサの容量を、例えば推奨値の10倍など、大幅に大きくすると問題があるか?
容量が大きすぎると、ICの内部電源からの電流供給能力では充電しきれず、十分にFETをオンできない可能性があります。
上下Nch構成同期整流DC/DCのブートストラップコンデンサの容量の下限は、どのように算出すればよいか?
ブートストラップコンデンサの推奨値はICにより様々ですが、弊社では推奨値の半分までは評価により動作することを確認しています。ただし、最終的には実機にて十分な確認が必要です。基本的には推奨値で使用願います。

動作

NchハイサイドMOSFETを駆動するためのブートストラップだが、コンデンサにチャージする電圧はどのように確保するのか?
IC内部で生成するIC動作用電源を利用する設計になっているICが多いですが、個別にデータシートで確認をお願いします。
出力MOSFET内臓ICのMOSFETのVGSのしきい値の記載がないが、ブートストラップが適正かどうか判断するにはどうしたらよいか?
内臓MOSFETのパラメータは公開しておりませんので、ブートストラップコンデンサについては、データシート記載の推奨上数値をそのまま使っていただけるようお願いします。
ブートストラップとは何か?
ハイサイドにN-ch MOSFETを使用する場合、駆動に必要なゲート電圧を昇圧生成することです。Tech Webのこちらに詳細解説がありますので参照願います。
https://techweb.rohm.co.jp/knowledge/dcdc/dcdc_sr/dcdc_sr01/829
ブートストラップの電圧が高すぎると問題が起こるか?
ICの耐圧を超えると破壊する可能性があります。ブートストラップコンデンサについては、データシート記載の推奨上数値をそのまま使うことで適正な動作になります。

⑦位相補償

FRA(周波数特性分析器)

FRA(周波数特性分析器)を利用できない場合でも、位相余裕度およびゲイン余裕度を簡易的にも確認する方法はないか?
周波数特性は、負荷応答と等価な意味合いを持ちますので、FRAを使うことができない場合は電子負荷などを用いて、想定される負荷において負荷応答試験を行うことで確認可能です。位相余裕が不足している場合には、負荷応答波形にリンギングが発生し、不安定な波形が観測されるます。波形が安定しているかどうかで、位相補償が適正かどうかの判断が可能です。以下リンク先にアプリケーションノートがありますので参照ください。
https://fscdn.rohm.com/jp/products/databook/applinote/ic/power/switching_regulator/fra_phase_margin_appli-j.pdf
FRA(周波数特性分析器)を所有していない場合、他に応答特性を確認する方法はないか?
出力に想定される電流変動を与え、その時の電圧変動波形をオシロスコープで確認し、出力電圧に発振の兆候や長く続くリンギングなどがなければ、応答特性はほぼ適正と考えることができます。
FRA(周波数特性分析器)で取得したボーデ線図の横軸に示されている周波数は、DC/DCコンバータのスイッチング周波数という認識でよいか?
ボーデ線図の横軸は、印可信号の周波数となります。FRAのボーデ線図は、FRAから設定したサイン波を周波数をスイープさせながらICの帰還部へ印加し、IC内部の回路を通って、再び分析器に戻ってきた時の電圧のゲインと位相を表したものとなります。
FRA(周波数特性分析器)で取得したボーデ線図のゲインの減衰は配線抵抗によるもの、位相遅れは配線距離による遅延という理解でよいか?
ゲインの衰退及び位相遅れは、フィードバックループ回路での信号伝達遅延が主な要因です。
FRA(周波数特性分析器)を利用できない場合、何か他の方法でボーデ線図を描く方法はあるか?
出力と出力電圧設定用の分圧抵抗(帰還抵抗)の間を分断し、帰還抵抗側にサイン波の信号を入力し、出力からの信号をオシロスコープでモニターして、入力信号との振幅差と位相差を周波数ごとにプロットしていけばボーデ線図を得られますが、モニター波形からの読み取りが難しいためあまり現実的ではありません。
位相余裕とゲイン余裕の測定は、FRAを用いる以外に方法はあるか?
計算やシミュレーションである程度の傾向を予測することはできますが、最終的にはFRAを用いた実機での確認が必要となります。FRAを用いず動作の安定性を確認する手段として、過渡応答特性の評価を行い、出力電圧に発振の兆候やリンギングの状態によっておおよその判断をする方法があります。
位相余裕不足やゲイン余裕不足に起因して発生した不要発振に対し、FRA(周波数特性分析器)でボード線図解析などができない場合、発振周波数から正帰還発振と判定する方法はあるか?例えば、スイッチング周波数=発振周波数と考えてよいなど。
位相余裕やゲイン余裕が不足した場合の発振については、スイッチング周波数による発振よりも遅い周波数での発振となります。発振しているかどうかの判定については、オシロスコープで出力電圧とスイッチング波形に異常がないか(発振がないか)を観測することで確認が可能です。

位相補償抵抗・コンデンサ

FRA(周波数特性分析器)を利用できない場合、位相補償用の抵抗とコンデンサは、計算式で算出した値にしておけば発振などの問題は発生しないか?
目安としては計算した値で設定しても構いませんが、実際に使用する部品の種類や特性、基板配線のレイアウトの影響を受けることがあります。そのため、実機にて出力電圧やスイッチング波形が安定していることを十分に確認することが必要です。
ITH端子に接続するCRによる位相余裕調整に関して、抵抗を適正値の9.1kΩから例えば27kΩのように大きくした場合、位相およびゲイン余裕はどうなるか?
位相余裕、ゲイン余裕ともに悪化する傾向にあります。
抵抗を大きくするとフィードバックループのゼロ点が低域に移動します。ゼロ点はゲインを持ち上げるため、零点が低域に移動することでクロスオーバー周波数が高い周波数に移動します。位相は周波数が高くなると遅れてくるため、結果としてクロスオーバ周波数の広域化+高域での位相遅れにより位相余裕、ゲイン余裕ともに悪化します。
ITH端子の位相補償抵抗とコンデンサの定数選定は、安定度合いを目安に決めるのだと思うが、負荷応答特性を良くするにはどうすればよいか?
クロスオーバー周波数を高めに設定すると、負荷応答特性は良くなります。ただし、位相余裕度が減少する傾向になるので注意が必要です。
ITH端子の位相補償抵抗を適正値から小さくすると、負荷応答が悪くなる(Voutの収束が遅くなる)という理解でよいか?
抵抗を小さくするとクロスオーバー周波数が低くなるので、負荷応答は悪くなる傾向にあります。
ITH端子の位相補償用抵抗とコンデンサの値を決める数式は、どのように導き出したのか?
各ICのデータシートに記載あります。詳細はデータシートを確認願います。
位相補償調整において、ITH端子の抵抗を推奨値にしてコンデンサ容量を異常発振が収まるまで大きくすると、推奨値から大きく外れてしまう。その場合、抵抗値も併せて調整したほうがよいのか?
対応としては、抵抗を小さくすることになりますが、通常はデータシートに記載の推奨値もしくは近い値でほぼ安定します。また、インダクタ値や出力コンデンサの容量値も推奨値から大きく外れていないか確認してください。推奨値近辺で動作が安定しない場合は、レイアウトを含めた他の外部要因の可能性があります。
位相補償用抵抗値を固定で位相補償用コンデンサの値を変えると、位相とゲインはどうなるか?
位相補償用コンデンサを変更するとゼロとポール両方の周波数が移動しますので、一概どうなるかは言えません。また、使用するICの内部パラメータにも依存します。一部のICにつきましてはROHM Solution SimulatorおよびSPICEモデルを公開していますので、まずはシミュレーションでの確認をお勧めします。
位相補償に用いるコンデンサと抵抗は、調整する場合はどちらから変更した方がよいか?
調整する場合は、まず抵抗値を変更してください。抵抗値を変更することで、ゼロクロス周波数が直接的に変わります
位相補償用の抵抗とコンデンサの計算値が、実際に存在する値に合致しない場合が多い。その場合、計算値より小さな値と大きな値、どちらを選択すべきか?
計算値に最も近い値を選択してください。大小はどちらでも構いません。
位相補償調整で、コンデンサの静電容量を増やしていくとボーデ線図はどのように変化するか?
コンデンサの静電容量を変更した場合は、色々なパラメータに影響を与えるので、その変化は一概に言えません。
また、使用するICの内部特性や、インダクタなど他の外付け部品にも影響を受けます。
位相補償用抵抗とコンデンサの算出式の詳細を教えてほしい。算出された値であれば位相余裕とゲイン余裕は、最適な状態になるのか?
算出式の詳細は、ICのデータシートに記載されているので、そちらをご参照願います。算出された値はあくまで理論値になるので、算出後に実機で確認することを推奨します。
負荷応答特性を改善するため、ITH端子の抵抗とコンデンサをどのようにチューニングすればよいか?
ゼロクロス周波数を大きくする事で、応答特性が良くなります。抵抗を大きくすると、ゼロクロス周波数が大きくなり応答特性が良くなる方向に調整可能です。ただし、抵抗を大きくし過ぎると位相余裕度がなくなり発振する可能性があります。この場合、コンデンサを小さくして位相余裕度を確保するように調整します。さらに過渡特性を良くする必要がある場合、出力コンデンサを追加して出力電圧の変動を小さくする方法もあります。出力コンデンサを追加すると周波数特性も変わりますので、あらためて周波数特性を確認し、ITH端子の抵抗とコンデンサの調整が必要かどうか検討が必要です。

シミュレーション

帰還ループの安定性評価をシミュレーションで行いたい場合、ICのモデル(Spiceなど)の提供を受けられるか?
いくつかのICについてPSpiceモデルをウェブサイトで公開しています。Webで公開していないICについては、別途問い合わせをお願いします。
位相余裕・ゲイン余裕のシミュレーションは可能か?
ICのSPICEモデルを使用することで解析が可能です。また、ロームウェブサイトで無償提供している、「ROHM Solution Simulator」と、「IC Solution Circuit」の該当ICの「Frequency Domain」の「Simulation」でもシミュレーションが可能です。すべてのICのSPICEモデル、Solution Circuitが用意できてない点はご了承願います。
位相余裕とゲイン余裕をweb上で確認するためのwebシミュレーション等を提供しているか?
ロームウェブサイトでは、「ROHM Solution Simulator」を無償提供しています。My ROHMに登録するだけで使用できます。「IC Solution Circuit」の該当ICの「Frequency Domain」の「Simulation」をクリックするとシミュレーションを開始できます。なお、Solution Circuitが用意できてないICがあります点はご了承願います。
位相余裕度、ゲイン余裕度をシミュレーションする方法はあるか?
ロームの一部のICについては、SPICEモデルが用意されていますので、それを利用してシミュレーションが可能です。また、弊社HPからROHM Solution Simulatorをご利用頂けます。

周波数特性

DC/DCコンバータの場合、位相余裕は45deg以上、ゲイン余裕は-10db以下を目安としているが、なぜその値なのか?
適度な応答速度と安定性のバランスがとれた値であることが理由です。位相余裕やゲイン余裕が不足している場合には、リンギング等の不安定波形が負荷応答波形として現れます。また、安定性を確保しすぎて帯域を下げた設計にしてしまうと、応答性が悪くなり、負荷応答特性が悪化します。
ITH端子を使って位相補償ができるのはわかったが、ゲイン調整は可能か?
IC内部のDCゲインについては固定なので、外部からの調整はできません。
位相余裕およびゲイン余裕の確認ポイントと、余裕度の目安を知りたい。
位相余裕度はゲインが0dBになる周波数における位相、ゲイン余裕度は位相が0degになる周波数でのゲインを確認して、それぞれどのくらいの余裕があるか検討します。目安としては、位相余裕は45deg以上、ゲイン余裕は-10dB以下になります。
ゲインにだけ余裕がない場合、位相にだけ余裕がない場合、位相とゲインともに余裕がない場合で、異常発振状態の波形は異なるのか?
ON DUTYの乱れという点でほぼ同様の状態となります。
期待値から外れた異常動作としては違いはありません。
周波数特性のクロスオーバー周波数は、何の条件から設定をするのか? 
発振周波数の1/20程度を目安に、位相余裕が取れる範囲で周波数を設定します。
周波数特性のクロスオーバー周波数はどのように算出するのか?
各電源ICのデータシートにて計算式が記載されているので、該当ICのデータシートを参照願います。
出力コンデンサCoutの大きさによって、位相余裕や利得余裕は変化するか?
変化します。ICにもよりますが、Coutが小さすぎる場合はクロスオーバー周波数が高域へシフトし、位相余裕及びゲイン余裕が減少します。
位相補償の際のクロスオーバー周波数は、スイッチング周波数を元に算出することが一般的に示されているが、その理由は?
むだ時間系によりスイッチングのOff Dutyの周波数で位相は360度遅れてしまいます。つまりスイッチング周波数周近辺の周波数帯域では、ほぼ確実に安定性が確保できず発振してしまいます。そのためスイッチング周波数を1つの指標として、クロスオーバー周波数を算出することが多いです。
位相補償用の抵抗値の計算に必要となるクロスオーバー周波数は、どのように算出するのか?
クロスオーバー周波数は、ユーザーが設定する値になります。一般的には、スイッチング周波数の1/10~1/20に設定することで良好な結果が得られることが多いです。
位相補償用の抵抗値の計算に必要となるクロスオーバー周波数は、電源ICのデータシートなどに示されているのか?
クロスオーバー周波数は、ユーザーが設定する値になります。一般的には、スイッチング周波数の1/10~1/20に設定することで良好な結果が得られることが多いです。
位相余裕度のワースト条件はどう想定すれば良いか?
ワースト条件は、使用するコンデンサなどの温度特性やバイアス効果による実効容量値の変動によって異なります。
入力電圧、負荷条件、使用する温度範囲で位相余裕度を測定し、ワースト値を測定します。

その他

出力の帰還抵抗(分圧抵抗)の値は、位相やゲインに影響するのか?
特に影響はありません。
位相補償端子がない電源ICの場合、位相補償はどうすればよいか?
位相補償端子がないICでは、出力コンデンサやインダクタで周波数特性を調整することが可能な場合がありますが、ICによりますので、別途問い合わせ頂ければと思います。
一定電流を流し続ける負荷であれば、負荷応答特性は気にしなくてよいか?
負荷が一定電流の場合でも、負荷電流の流れ始めなどには出力が変動しますので、安定度合いを波形で確認する必要があると考えます。また、クロスオーバー周波数が低い=応答特性が悪いと、起動時の出力電圧のオーバーシュートが大きくなる場合もありますので、同様に波形の確認が必要です。
出力電圧設定用の分圧抵抗(帰還抵抗)の出力側に接続する抵抗に、セラミックコンデンサを並列に接続してある場合があるが、その理由は?
セラミックコンデンサを並列につけると、位相進みを与えることができます。この位相進みによって、さらに位相余裕度を確保する、また応答性を向上させることが可能です。
電源回路のフィードバックループで発生する遅延時間はどのような要因で変化するのか?
基本的には、フィードバックループ回路での信号伝達遅延が主な要因です。

評価

位相余裕やゲイン余裕を評価するときの、温度、入力電圧、出力電圧、負荷の条件は?
基本的に実機で想定される使用条件、もしくは実機の動作仕様と同じ条件の基に実施するのが良策と考えます。
負荷応答特性について、評価の基準はあるか?
使用するセットにおいて想定される負荷の電流変動に対して、発振やリンギングの兆候が見られないかが端的な評価となります。また、負荷応答時に出力電圧の変動が起きるため、その変動が実機での出力電圧の変動許容幅内か否かの判断も必要になります。

基板レイアウト

帰還経路

出力電圧設定用の分圧抵抗からFB端子までのパターン配線は、細くするべきか、太くするべきか?ほとんど電流が流れないはずなので、配線抵抗を気にするより寄生のインダクタンスや容量を減らすため必要以上に太くしないほうがよい、という認識だが。
一般的にはパワーラインよりも細くしているケースがほとんどです。寄生のインダクタンスや容量のほかに、周辺からのクロストークの影響を小さくする意味でも細い方が有効です。
リモートセンスのために、帰還する出力電圧を電源ICから離れた負荷デバイスの近くから取りたい。この場合FB端子までの配線が長くなり、通常帰還ループに含まれていない個別のLCフィルタがループに含まれてしまうが、どのような対処をしたらよいか?
LCフィルタを含んだ実際の帰還ループの周波数特性(位相・ゲイン余裕)を確認して、安定性を確認してください。実際のセットでの負荷変動時の出力電圧波形を確認し、出力電圧にリンギングが発生し続けていないかなど発振の兆候の確認も必要です。

グラウンド

DC/DCコンバータの周辺回路を含むグラウンドに起因して起こる不具合は何が考えられる? 特にPSRR(電源電圧除去比)とコモンモードノイズに関する対策が知りたい。
DC/DCコンバータ周辺のグラウンドが適正でないと、正常に動作できず所望の特性を得られなかったり、不要なノイズが発生したりします。その場合、PSRRがICの特性(仕様)より低かったり、コモンモードノイズのレベルが高くなったりすることがあります。対策としては、IC周辺にビア(Via)を配置してグラウンド面積を増やすなど、グラウンドの強化をお勧めします。
パワーGNDと信号GNDは分けたほうがよいか?
基本的には分離したほうが良いと考えます。

クロストーク

FBライン以外にも高インピーダンスライン」はあるか?
一般にFB端子の他には、SS(ソフトスタート)端子やITH端子などが高インピーダンスラインになります。ICの種類によって違うので、個々に確認が必要です。
高インピーダンスラインだと、なぜクロストークに注意する必要があるのか?
クロストークは、配線のインダクタンスによる誘導結合や、配線間の容量結合により、電流(ノイズ)が誘起されることが主な原因です。同じ電流が誘起した場合でもインピーダンスが高いラインのほうが発生する電圧が大きく、回路の誤動作につながるリスクが大きくなるため注意が必要になります。
出力からのFB端子への帰還抵抗が大きいと、クロストークの影響を受ける可能性があるとのことだが、FB端子のバイアス入力電流の影響についてはどうか?
当然ながら帰還抵抗の値が大きすぎる場合、バイアス入力電流の影響を受けます。バイアス電流は主に電圧精度に影響を与えます。クロストークに関してはAC的に変動する場合が多く、リップル増加や異常発振の原因につながります。
出力からの帰還経路(FBライン)のインピーダンスが高いと、クロストークが起きやすくなるのはなぜか?
周囲の配線からの容量結合などによりノイズが伝播した場合、そのラインのインピーダンスが高いほど発生するノイズ電圧が大きくなります。つまり、クロストークの影響を受けやすくなります。

出力電圧設定抵抗

出力電圧設定抵抗(帰還抵抗)は出力ラインのどの部分に接続するのが正しいのか?理由も含めて知りたい。同じ出力ラインでも、インダクタ部分、出力コンデンサ部分、負荷部分など、場所が変われば電圧(波形)が異なるのではないか?
出力コンデンサのできるだけ近くから引き出し、負荷電流を流す経路(インダクタから出力コンデンサ)とは別に配線することを推奨します。同じ出力のノードでも、インダクタから出力コンデンサの間の基板の寄生インピーダンスにより電圧降下が生じるためです。

ソフトスタート端子コンデンサ

ソフトスタート端子のコンデンサまでの配線抵抗が無視できない場合、時定数で算出すればよいか?その際の計算式はどう考えればよいか?
ソフトスタート端子のソース電流が定電流であれば、ソース電流をisrc、ソフトスタート端子のコンデンサをCss、Cssまでの抵抗成分をRss、ソフトスタート端子電圧をVssとすると、Vssは次式で表せます。
Vss=isrc/Css*time Rss * isrc
Vssがフィーバック電圧のリファレンスとして適用される場合は、フィードバック電圧がVssの電圧になるように出力電圧が立ち上がります。配線抵抗が影響するほど配線が長い場合は、ノイズによる誤動作なども懸念されるので、併せて検討が必要です。

入力コンデンサ

基板レイアウトにおいて、入力コンデンサはICのVin端子にできるだけ近づけて配置するとあるが、どの程度なら離れてもいいのか?
厳密な規定はないのですが、離すほど効果が薄れていきます。経験上の参考値となりますが、5mm以内を目安として検討してください。

配置

ICと同じレイヤーに実装しなければいけない部品と、反対面に実装しても構わない部品を教えてほしい。
スイッチング電流が流れる部品をICと同じレイヤーに実装する事を推奨しています。インダクタ、入力コンデンサ、出力コンデンサ、ダイオード(非同期整流の場合)が該当します。スイッチングトランジスタが外付けの場合は、スイッチングトランジスタもICと同じ面を推奨します。
IC実装面に対して、反対面に実装しても性能やノイズに問題を与えない周辺部品にはどのようなものがあるか?
IC実装面の反対面に実装するということはビア(Via)を介すことになるので、ビアのインダクタンス成分の影響を受けることになります。この点から、高周波電流の経路になりにくい部品は比較的影響は受けにくいです。具体的には入力と出力のコンデンサ、内部電源端子のコンデンサ、ブートストラップコンデンサ以外の部品であれば、ICと半対面に置いた際の影響は比較的小さいと考えられます。ただし、インダクタの裏側、特に直下に関しては、どの部品も影響を受ける可能性があります。また、部品だけではなく信号ラインも影響を受ける可能性があるので注意が必要です。
IC出力側のインダクタ、ダーオード、コンデンサの基板上の配置には何か制約などがあるか。
降圧DCDCコンバータでは、コンデンサに関しては入力に一番注意が必要です。出力はスイッチングするので、スイッチングノードと他のラインとの干渉は注意が必要です。
出力側のインダクタ、ダイオード、コンデンサの実装基板上の配置に関して気を付けることは?
出力のスイッチングノードは、回路の中では大きな電流が高速でスイッチするノイズ源なので、パターン配線、部品の配置など注意事項が複数あります。基板レイアウトに関しては、出力側だけではなく入力側にも注意事項があるので、別途、以下のリンク先にある基板レイアウトに関する資料を参照願います。
https://techweb.rohm.co.jp/knowledge/dcdc/dcdc_pwm/dcdc_pwm03/2734
入力コンデンサは、ICのすぐ近くに配置するとあるが、インダクタや出力コンデンサなどは配置に配慮する必要があるか?
インダクタは、スイッチングノードを短く配線した方がよいため、入力コンデンサと同じくICの近くに配置することが望ましいです。出力コンデンサは、ICのSW端子→出力インダクタ→出力コンデンサ→ICのPGND(GND)端子からなる電流ループの面積が極力小さくなるように配置することで、ノイズを小さく抑えることが可能です。
入力コンデンサ以外に配置に注意しなければならない部品は何か?
ICのスイッチング端子と接続するインダクタ、スイッチングトランジスタ、ダイオード(ダイオード整流の場合)の配置にも注意が必要です。汎用的な降圧DC/DCコンバータの部品配置、PCB設計方法は、下記リンクのアプリケーションノート「降圧コンバータのPCBレイアウト手法」をご参照ください。
https://techweb.rohm.co.jp/document/#dcdc

シミュレーション

SPICEモデルが提供されているが、OrCADの16.0で使用可能か?
SPICEモデル作成の際には、OrCADの17.2-2016を使用しているので、16.0での動作は確認できていません。
帰還ループの安定性評価をシミュレーションで行いたい場合、ICのモデル(Spiceなど)の提供を受けられるか?
いくつかのICについてPSpiceモデルをウェブサイトで公開しています。Webで公開していないICについては、別途問い合わせをお願いします。
位相余裕・ゲイン余裕のシミュレーションは可能か?
ICのSPICEモデルを使用することで解析が可能です。また、ロームウェブサイトで無償提供している、「ROHM Solution Simulator」と、「IC Solution Circuit」の該当ICの「Frequency Domain」の「Simulation」でもシミュレーションが可能です。すべてのICのSPICEモデル、Solution Circuitが用意できてない点はご了承願います。
位相余裕とゲイン余裕をweb上で確認するためのwebシミュレーション等を提供しているか?
ロームウェブサイトでは、「ROHM Solution Simulator」を無償提供しています。My ROHMに登録するだけで使用できます。「IC Solution Circuit」の該当ICの「Frequency Domain」の「Simulation」をクリックするとシミュレーションを開始できます。なお、Solution Circuitが用意できてないICがあります点はご了承願います。
位相余裕度、ゲイン余裕度をシミュレーションする方法はあるか?
ロームの一部のICについては、SPICEモデルが用意されていますので、それを利用してシミュレーションが可能です。また、弊社HPからROHM Solution Simulatorをご利用頂けます。

スイッチング周波数

ICによってスイッチング周波数を選べるタイプがあるが、その目的は何か?
設計の自由度をあげるためです。スイッチング周波数を高くすると、外付け部品のインダクタは小型のものが使えるようになるので、基板の省スペース化が可能になります。ただし効率は低下するので発熱が増加し、高周波のノイズが大きくなる可能性があります。使用条件や要求に合わせてトレードオフを考慮して周波数を決めることが必要です。
出力リップル電圧を下げるために、スイッチング周波数を高くした場合の弊害は?
スイッチング周波数を高くした場合の弊害は、ノイズ周波数が高くなることと、効率悪化による発熱があります。
スイッチング周波数はどのように決めればよいのか?ノイズとの兼ね合いも知りたい。
スイッチング周波数はDC/DCコンバータの出力リップル、インダクタの電流リップルに影響します。スイッチング周波数が高いほどリップルは小さくなりますが、スイッチング損失が増える方向になるため、効率、熱とのトレードオフになります。ノイズとしては主に、スイッチング周波数の倍数のスペクとラムのノイズが発生しますが、低い周波数の方が高域のノイズが下がる方向になります。
スイッチング周波数に推奨値はあるか?例えば、高いほうがいい、または低いほうがいいなど。
基本的にはありません。スイッチング周波数は、効率/負荷応答/放射ノイズなどに影響を及ぼすので、必要な電源仕様や使用目的などによってユーザーが選択することになります。
スイッチング周波数はどのように決まるのか?
固定周波数動作の電源ICでは、機種によって内部でスイッチング周波数が固定のタイプと、外付け部品の定数でスイッチング周波数を設定するタイプがあります。PFMのような周波数変調動作のものは、入出力条件や負荷によってスイッチング周波数は変動します。
スイッチング周波数を高くして、小型のインダクタやコンデンサを使用できるようにするアプローチがあるが、周波数の決定には何を考慮しなければならないか?
いろいろな考慮点があると思いますが、ひとつはその出力リップル電圧を給電先のデバイスが許容できる値に抑える必要があります。出力リップル電圧はインダクタに流れるリップル電流の振幅に依存します。インダクタに流れるリップル電流は出力のインダクタンスと容量(LC)、およびスイッチング周波数に依存します。そのためインダクタとコンデンサのサイズも含めて、最適なものを選定する必要があります。
リップル電圧を下げるには、スイッチング周波数を高くする方法があると思うが、スイッチング周波数はどのくらいまで高くしてよいのか?また、高くした場合の弊害は?
スイッチング周波数はICによって上限が決まっているので、データシートを参照してください。スイッチ周波数を上げる弊害としては、効率悪化による発熱の増加、高周波でのノイズ増加があります。

ディレーティング

過渡負荷を想定した場合、部品選定で注意することは?
過渡負荷の最大値に対して、リップル電流を含めた最大値を考慮した部品の選定が必要です。
使用する部品に対するマージンはどのくらいみるべきか?数値の根拠も教えてほしい。
部品のマージンをどこまで見るかについては数値的根拠はありませんが、経験則などから一般的に80%以下とする場合が多いと思います。
入力コンデンサと出力コンデンサは、耐圧のディレーティングはどの程度みればよいか?
外部からのノイズを考慮して、倍程度みることが一般的です。セラミックコンデンサの場合は、DCバイアス特性の考慮が必要になるので、これを優先してサイズ、耐圧を検討してください。

ノイズ

DC/DCコンバータが発するノイズの対策として、どのようなものがあるか教えてほしい。
DC/DCコンバータの種類にもよりますが、共通の対策としてスイッチング端子とGND間にCRスナバ回路を挿入する、入力や出力ラインにフィルタ回路を入れるなどがあります。
DC/DCコンバータのEMI対策としてスナバ回路の追加が考えられるが、回路や部品など追加せずにできる対策はあるか?
EMI対策の基本は、入力コンデンサ→ハイサイドスイッチングトランジスタ→ローサイドスイッチングトランジスタ→入力コンデンサまでの距離をできる限り短くすることが基本の対策になります。
DC/DCコンバータの出力段MOSFETのゲートラインに抵抗を挿入してノイズを削減する方法があるが、フェライトビーズを使うと何か問題が発生するか?
フェライトビーズは100MHz付近の高周波を減衰させる効果がありますが、パワーラインにフェライトビーズを入れると誤動作の原因になります。
DC/DCコンバータの出力ノイズを減らす手段はたくさんあると思うが、推奨する方法は?
一般的には、ノイズの出ている周波数に対してインピーダンスを下げる小容量のコンデンサを付加する方法を取ります。コンデンサのインピーダンス特性については、各コンデンサメーカーが提供している設計支援ツールで確認することを推奨します。
PWM制御でのスイッチング動作で発生するノイズに対する対策の注意点は何か?
ノイズの成分として発振周波数の倍数波によるノイズと、スイッチングのONとOFFのスルーレート(傾き)で発生するノイズが存在しますので周波数に応じたノイズ対策が必要です。また、EMIの対策としては、入力コンデンサをできる限りICの入力端子近づけることが挙げられます。
スイッチングON時のオーバーシュートは入力コンデンサの配置場所により増減すると思うが、OFF時のアンダーシュートはどの素子のレイアウトを改善することで減らせるか?
入出力のコンデンサとICのグラウンドを近接させたレイアウトにすることで改善にする場合があります。
スイッチングノイズ対策としてRCスナバ回路を挿入してもノイズの低減が不十分な場合、基板レイアウトに関して確認すべきことは何か?
入力コンデンサと、ICの入力端子とPGND間のループを最短とすることで、スイッチングノイズを低減できることがあります。
スイッチングノイズを考慮した設計にはどのようなものか?
スイッチングノイズは使用するMOSFETやダイオードの特性以外にも、基板のレイアウトによって発生するノイズ量が大きく変わります。そのため、DC/DCコンバータは降圧型であればMOSFET、ダイオード(同期整流であればMOSFET)、入力コンデンサの間の配線を最短にするようなレイアウト設計が必要です。
スイッチングノイズ対策で出力側にフィルタをつける場合、LCフィルタとRCフィルタ、それぞれの注意事項あれば知りたい。
LCフィルタ、RCフィルタともに、出力電圧の減衰度合いと、位相余裕およびゲイン余裕が確保できているかを確認する必要があります。
スイッチングのノイズが入力側にも影響する場合に、効果の高い対策方法は?
一般的な対策として、ICの入力端子の直近とGND間に、ノイズの周波数に対してインピーダンスが低くなる最適な容量、周波数特性を持ったセラミックコンデンサを配置する方法があります。
スナバ回路でノイズ対策をしているが、他に輻射ノイズを抑える方法はあるか?
基本的には、入力コンデンサ(特にバイパス用コンデンサ)をICの入力端子直近に配置すること、また漏れ磁束の少ないタイプのインダクタを選定するなどの対策があります。
ノイズ対策で後からスナバ回路を追加することがあるが、設計初期から入れておくべきか?要不要のポイント(周波数や電圧?)についても知りたい。
スナバ回路はDC/DCコンバータでは立ち上がり、立ち下がりのスルーレートに関係し、数十MHz~数百MHzの周波数に対して効果があります(条件により異なる)。しかし、大幅なノイズの改善が必要な場合は、抵抗での損失が非常に大きくなります。無理にスナバ回路を入れてしまうとその対処のために適切なレイアウトができなくなってしまい、結果としてノイズが悪化する事があります。
パワートランジスタ内蔵のDC/DCコンバータICの場合は、入力コンデンサをICの入力端子にできる限り近接して配置することの効果が高いため、スナバ回路よりもレイアウトを重要視します。
ブートストラップコンデンサにダンピング抵抗を入れている回路を見るが、必要か?要不要はどう判断すればいいか?
ブートストラップコンデンサに直列に抵抗を入れる理由としては、ノイズ低減のためにスイッチング立ち上り時のスルーレートを下げることが目的の場合が多いです。ノイズが気になるようでしたら追加の検討も考えられますが,立ち上り時間が長くなることによりスイッチング損失が増加するので、電源効率および温度上昇の再確認が必要となります。
リップル、スイッチングノイズの周波数はどのくらいの周波数になるのか?
ノイズはスイッチング周波数の倍数とスイッチングトランジスタのON・OFFのスルーレートが影響します。例えばスイッチング周波数が1MHzであればリップルは1MHzとなり、スイッチングノイズは数100MHzの帯域になります。
既成のDC/DC基板に後付けでスナバ回路を追加したい場合、どのような実装、増設方法が推奨されるか?
スナバ回路はノイズが発生している部分に対して付けますが、RCスナバの場合、抵抗での損失が大きいため抵抗の放熱を考えた実装が必要です。また、対策する周波数にもよりますが、配線インダクタンスが大きいと高域の効果が薄れますので、ノイズに配慮したレイアウトのほうが効果的な場合が少なくありません。
入力リップル電圧とスパイクノイズは、なぜ発生するのか?
出力のリップル電流は入力側にも流れます。この電流と入力コンデンサのESRにより入力にもリップル電圧が発生します。スパイクノイズは出力スイッチングトランジスタのターンオン、ターンオフにともなう電流変化と、電流経路の寄生インダクタンスにより発生します。スパイクノイズを減らすには、寄生インダクタンスを小さくする必要があります。
入力側のノイズが出力に現れたり、逆に、出力側のノイズが入力側に現れることはあるか?
ノイズの種類と性質によりますが、入力および出力コンデンサの設定や基板上でのレイアウトによっては、入力から出力、または出力から入力にノイズが伝播する可能性があります。
輻射ノイズの低いタイプのICはあるか?
スイッチングスルーレート(スイッチング方形波の立ち上がり、立ち下り速度)の遅いICがあります。ただし、背反事項として効率の低下があります。また、スイッチング周波数を拡散させる機能をもっているICがあり、ノイズのピークを抑えることができます。

【電源に関する相談窓口】電源設計に関するご不明点、ご質問などありましたらお気軽にご相談ください。

測定方法

インダクタ電流

インダクタ電流を測定する際にインダクタ端に配線するワイヤは、IC側と出力コンデンサ側、どちらにすればよいのか?
IC側に配線して測定します。
インダクタの電流波形を観測するために用いる電流プローブ、その測定のためにインダクタ端に接続するワイヤの仕様(径、長さ)を知りたい。
弊社の例で、あくまで参考としてですが、電流プローブはテクトロニクス製のTCP0030Aを使用しています。インダクタに接続するワイヤ長は、電流プローブでつまむことができる最短の長さ、ワイヤ径は通常、導体0.7mm、被膜付径で1.3mm程度のものを使用しています。電流値が大きい場合は、同ワイヤを複数並列にするなど状況に応じた選定をしています。
インダクタの電流波形はどのように観測するのか?
インダクタ端(IC側)にワイヤ配線を接続し、電流プローブで観測します。

出力リップル

出力リップル電圧の測定において、ノイズ(スパイク)が大きいのだが、推奨する測定環境を教えてほしい。
出力コンデンサの両端を、パッシブプローブで測定します。その際にプローブのGNDリードは使用せず、極力測定ポイントとGNDのループ面積が小さくなるようにGNDを取ります。また、プローブは測定する周波数に対して、十分な周波数帯域を有したプローブをご使用する必要があります。

入力電流

スイッチングによる入力電流の立ち上がり、立ち下がりの周波数帯域を把握する方法は?
直接スイッチングトランジスタ(MOSFET)のドレインに流れる電流を測定し、立ち上がりと立下りの時間を測定する必要があります。ノイズ除去の目的であれば、スイッチング端子の電圧のリンギング波形を確認し、共振周波数を低減できるコンデンサを選定します。

【電源に関する相談窓口】電源設計に関するご不明点、ご質問などありましたらお気軽にご相談ください。

動作・特性

効率

出力リップル

スイッチングトランジスタ

ダイオード整流

軽負荷モード

ショットキーバリアダイオード

不連続モード/LC共振

同期整流

貫通電流・デッドタイム

軽負荷モード/パルススキップ

不連続モード

負荷・負荷応答

保護機能

連続・不連続動作

最大デューティサイクル(MaxDuty)

出力設定電圧範囲

最小オン時間Ton(min)

最大デューティサイクル(MaxDuty)

その他

動作・特性

効率

同期整流は導通損失が低いため高効率とのことだが、スイッチング損失に関してはどうなのか?
スイッチング損失に関しては、同期整流とダイオード(非同期)整流の間に大きな差はありません。よって効率面では同期整流タイプのほうが優位と言えます。

出力リップル

DC/DCコンバータの出力リップル電圧とは、どういったものか?
DCDCコンバータにおいて、出力には三角波のスイッチング(インダクタ)電流が出力されます。この電流が出力コンデンサを充電するので、出力には出力コンデンサのESR(等価直列抵抗)×スイッチング電流で発生する三角波の電圧が現れます。この電圧振幅のことをリップル電圧と言います。リップルは脈流の意味です。

スイッチングトランジスタ

MOSFETの寄生ダイオードの導通は、どこまで許容されるのか?
電源ICやMOSFET(外付けの場合)によって異なるため、機種名で個別にお問い合わせ願います。
Pch MOSFETを内蔵したDC/DCコンバータICは、一般的に高電圧・高電流の品種が少ないのはなぜか?
同じ電流や耐圧のNch MOSFETとPch MOSFETでは、Pchの方がサイズが大きくなってしまいます。したがってICチップが大きくなるため、パッケージサイズや性能面での優位性からNchを使ったICの方が多くなっています。
サイズが同じのPch MOSFETとNch MOSFETのRon(オン抵抗)は同じではないのか?
素子サイズが同じで、VGSが同じ場合は、Nch MOSFETの方がRonは小さくなります。
同期整流DC/DCコンバータICで、出力段の上側と下側の両方がNch MOSFETを採用しているタイプのメリットは?
Pch MOSFETを使ったタイプに比べて、同じ能力であればより小型にすることができます。逆に同じサイズであれば、能力はより高くなります。近年の小型で高効率という要求に対してNchタイプの方が基本的に有利です。
ハイサイド、ローサイドがともにNch MOSFETの同期整流方式では、ハイサイドPch MOSFETの構成のように100%デューティサイクル動作ができず、最大デューティサイクルが制限されるのはなぜか?
ハイサイドのNch MOSFETをドライブするには、ゲート電圧がドレイン電圧より高い必要があります。そのためにブートストラップ回路が搭載されており、チャージアップ用のコンデンサに電荷をチャージするためには、ローサイドMOSFETがONしてスイッチング端子がLowになる必要があります。その時間が必要なため、最大デューティサイクル(Max duty)に制限があります。
同期整流DC/DCコンバータICで、上側トランジスタがNch MOSFETの場合Pchと比較して、入力に対する最大出力電圧は低くなるが、Ronが小さいのでMOSFET自体の発熱は低くなると考えてよいか?
Nchの場合100%デューティサイクルでの動作ができないので、Pchより出力できる最大電圧が低くなり、入出力電圧差が大きくなる可能性があります。MOSFETのサイズが同じとすれば、Nchの方がRonが小さいのでMOSFETの発熱は単純には小さいと考えることができますが、条件が同等か検討する必要があります。
同期整流DC/DCコンバータICの出力段MOSFETをPch(上側)+Nch(下側)にした場合のデメリットは?
Nch MOSFETと同等の特性をPch MOSFETで達成するとサイズが大きくなるため、ICのサイズが大きくなります。

ダイオード整流

軽負荷モード

ダイオード整流方式で軽負荷時の高効率動作に切り替わるおおよそのしきい値は?
軽負荷時の効率改善は、スイッチングをスキップする動作によるものとインダクタに流れる電流が不連続となる不連続動作となるものがあります。おおよそ負荷電流がインダクタリップル電流ILの1/2以下となると、パルススキップ動作に入ります。

ショットキーバリアダイオード

ダイオード整流DC/DCコンバータのダイオードは、ショットキーバリアダイオードでないといけないのか?
必須ではないですが、順方向電圧が低く、逆回復時間が短いショットキーバリアダイオードが効率面で優位なので推奨します。
ダイオード整流方式のショットキーバリアダイオードの選定に関して、順方向電圧分の電圧降下は効率低下以外に:
1) 設定出力電圧の値に影響するか?
2) 出力リップル電圧に影響するか?
3) ダイオード接合容量はDC/DC動作に関係あるか?
出力電圧の設定値は、スイッチングしLCフィルタで平滑した後の電圧、つまり負荷に供給する電圧をフィードバックするのが一般的であり、ダイオードによる電圧降下を含んで設定電圧に安定化されるので、出力電圧の設定値には影響しません。また、出力リップル電圧にも影響はありません。接合容量も一般的にほとんど影響はありません。
ダイオード整流DC/DCコンバータにショットキーバリアダイオードを使用する場合、使用できる入力電圧の目安はどのくらいか?余り高い電圧では使用しない方がいいと聞いたことがある。
市場に流通しているシリコンのショットキーバリアダイオードの耐圧は、200Vまでが一般的です。アプリケーションによって違いはありますが、電源として入力電圧の1.3~2倍程度のマージン確保が一般的です。これから逆算すると、200V耐圧品であれば、100V程度の入力までは許容可能かと思います。マージンの考え方はそれぞれですので、基本はそれに従い判断することになります。
ダイオード整流DC/DCコンバータのショットキーバリアダイオードの順方向電圧分の電圧降下は、効率低下以外に設定出力電圧値に影響するのか?
設定出力電圧の値は、スイッチング電圧をLCで平滑した後の電圧をフィードバックするのが一般的であり、ダイオードの順方向電圧の降下分も含めて設定値に安定化されるので、設定出力電圧の値に影響しません。
ダイオード整流DC/DCコンバータのショットキーバリアダイオードの選定での注意事項を教えてほしい。
耐圧と順方向電圧が主な選定ポイントになります。耐圧は、少なくとも入力電圧以上である必要があります。基板レイアウトや使用部品によってはスイッチング電圧にオーバーシュートが生じ入力電圧以上になる場合があるので、この点の考慮も必要です。順方向電圧は低いほど損失減るので効率が上がります。
ダイオード整流DC/DCコンバータの場合、ショットキーバリアダイオードは外付けのみか?ICに内蔵したタイプもあるのか?
内蔵したICもありますが、ダイオードでのスイッチング損失が多少大きくなるので外付けタイプが多いです。

不連続モード/LC共振

ダイオード整流DC/DCコンバータの不連続動作時に発生するLC共振のLとCはどこにあるのか?
Lは主に出力インダクタのインダクタンス、Cはダイオードの寄生容量成分になります。
ダイオード整流DC/DCの 不連続動作時の共振による影響にはどのようなものがあると考えられるか?
共振による影響は特にないと考えられます。リンギング自体がsin波のようになりますので、ノイズとして高次高調波成分は出ていないためです。
ダイオード整流DC/DCの不連続モード時に発生するLC共振は問題にならないのか?
LC共振が起きていても、基本的に設定した出力電圧になるように制御されるため問題はありません。ただし、不連続動作から連続動作に遷移するような負荷電流変動に対しては負荷過渡応答が連続動作時より遅く、出力電圧の変動が大きくなります。
ダイオード整流DC/DCコンバータの不連続動作時に、LC共振が発生するメカニズムを知りたい。
出力コンデンサに電荷がチャージされるとダイオード側に電流が戻ろうとしますが、カソードからアノードには電流は流れないため行き場を失った電荷が、コンデンサとダイオードの寄生容量成分と出力インダクタにより共振が起きます。
ダイオード整流DC/DCの不連続動作時の共振波形の電圧は、入力電圧以上になることはないか?
共振波形の電圧最大値は、Vin+HisideMOSFETのVfとなります。
ダイオード整流DC/DCを不連続動作使用した場合、ICや周辺部品に悪影響を与えることはないか?影響がある場合の対策は?
不連続動作の場合、不連続動作から連続動作になるような負荷電流の変動に対する過渡応答が遅くなるため、出力電圧変動が多少大きくなります。対策としては、出力コンデンサの容量を増やす、出力インダクタのインダクタンスを大きくして不連続動作をさせないリップル電流に設定する、といった方法があります。

同期整流

貫通電流・デッドタイム

降圧で、同期整流方式に対してダイオード整流方式には「貫通がない」というのは、どういう意味か?
同期整流とは異なり、ダイオード整流の場合はハイサイドのトランジスタとローサイドのダイオードが同時にONすることは動作上ありません。したがって、スイッチによるVinからGNDへの短絡が生じないので「貫通がない」という表現を使っています。
ダイオード整流DC/DCコンバータでは、同期整流タイプに起こり得る貫通がないのはなぜか?
ダイオード整流では、スイッチングトランジスタとダイオードが原理的に同時にオンすることがないので、貫通は発生しません。
貫通とは、どのような現象のことか?
同期整流DC/DCコンバータにおいて、上側トランジスタと下側トランジスタが同時にオン状態になり、上側入力電源(Vin)と下側GNDが短絡する現象です。
貫通電流とは何か?
同期整流DC/DCコンバータの上側と下側トランジスタが同時にオン状態になると、上側の入力電源(Vin)と下側のGNDが短絡(貫通)状態になり流れる大電流のことを貫通電流と呼んでいます。
同期整流DC/DCコンバータICには、貫通電流が流れないようにデッドタイムが設定されているとのことだが、デッドタイムを調整できるICはあるか?
ほとんどの同期整流のICには、貫通防止のためにデッドタイムが設定されていますが、その調整が可能なタイプは弊社製品ではありません。
同期整流DC/DCコンバータに必要なデッドタイムの目安はどれくらいか?
デッドタイムの長さは、長く取ると貫通のリスクは低減しますが効率が低下するというトレードオフがあります。弊社のICにおいては、機種によるスイッチングの立ち上がり/立下り時間の違いに合わせた最適化されたデッドタイムが各々に設定されています。なお、スイッチングトランジスタ外付けのコントローラICの場合は、全動作条件にわたり貫通電流が発生しないように、スイッチングの立ち上がり/立下り時間を調整する必要があります。
同期整流DC/DCコンバータのスイッチングMOSFETの寄生ダイオードの導通はどこまで許容されるか?
ICの機種によって異なるため、個別にお問い合わせ願います。
同期整流では、下側MOSFEがオン時にまず寄生ダイオード(ボディダイオード)が導通し、その後MOSFETがオンになるのか?
寄生ダイオードはあくまでもMOSFETがオフの状態に生じるダイオード構造なので、下側MOSFETオフ時に寄生ダイオードが導通し、その後MOSFETがオンになります。
同期整流回路において、貫通電流が流れることは許容されないのか?例えば、貫通電流が流れる時間が短い、貫通電流がトランジスタの定格内など。
基本的には貫通が発生しないことが望ましく、ICのほうで必ず両方のトランジスタがオフする時間であるデッドタイムを設ける対処がなされています。例示の条件に関しては、動作は可能かもしれませんが、効率や信頼性を考えると許容すべきではないと考えます。

軽負荷モード/パルススキップ

軽負荷モードに切り替わる条件は部品によって違うのか?
基本的には外付け部品の出力インダクタと、電源ICのスイッチング周波数によって違ってきます。
軽負荷モードにより軽負荷でも高効率とあるが、その理由と軽負荷モードに切り替わる条件を知りたい。
軽負荷時にはスイッチングをスキップする(スイッチングを間引く)ため、効率を向上させることができます。負荷電流がインダクタリップル電流ILのおおよそ1/2以下になると、スキップ動作を開始します。
同期整流DC/DCコンバータの軽負荷時パルススキップ動作におけるスイッチング周波数はどうなるのか?
負荷電流に依存します。軽負荷時のインダクタ電流ILの波形において、三角形の面積が出力コンデンサに蓄えられた電荷になります。その電荷が負荷によって放電されると次のスイッチングを行います。その周期がスイッチング周波数となります。
軽負荷モードのある同期整流DC/DCコンバータICにおける軽負荷と重負荷の基準はどのように考えればよいか?
基本的には軽負荷は不連続動作状態、重負荷は連続動作状態の負荷になります。軽負荷動作と重負荷動作の切り替わりは、ICや外付けの定数によって異なります。
重負荷とは出力電流定格に対して何%程度のことを指しているのか?
基本的に重負荷とは連続動作をしている状態を言っています。ちなみに軽負荷は不連続動作状態です。軽負荷モードのある同期整流DC/DCコンバータでは、軽負荷/重負荷の切り替わりはICや外付けの定数によって異なります。
同期整流DC/DCコンバータのパルススキップ時のインダクタ電流ILがゼロになったことは、どのように検出しているのか?
いくつか方式がありますが、一般的に下側MOSFETのドレイン-ソース間電圧で検出します。
同期整流DC/DCのパルススキップ時のインダクタ電流ILのモニタはどのように行っているのか?
いくつか方式がありますが、一般的に下側MOSFETのドレイン-ソース間電圧で検出します。
同期整流DC/DCのパルススキップ動作時のスイッチング波形にリンギングのような揺れが発生するが、他への悪影響はないか?
共振による影響は特にないと考えられます。リンギング自体がsin波のようになりますので、ノイズとして高次高調波成分は出ていないためです。
同期整流型電源ICの軽負荷時のパルススキップ技術は一般的な技術で、メーカーを問わず最近の電源ICに搭載されていることが多いのか、それとも特許技術でパルススキップの搭載された電源IC(メーカー)は限られるのか?
パルススキップ技術は一般的な技術です。
同期生流タイプの軽負荷時パルススキップ動作で、インダクタ電流ILがゼロになることを検出する回路を知りたい。
ICの内部回路のため公開していません。

不連続モード

同期整流DC/DCの不連続動作では、連続動作よりノイズが大きくなることはないか?
不連続動作時には定常のスイッチング周波数とは異なる共振周波数で動作するため、低域にスイッチング周波数以外の帯域のノイズが発生します。

負荷・負荷応答

負荷が、抵抗ではなく、インダクタやコンデンサの場合に注意することはあるか?
インダクタ(インダクタンス)が負荷の場合、起電力による逆電流の考慮が必要になるケースがあります。
DC/DCコンバータICの負荷応答特性を改善するために、IC内部回路ではどのようなことが考慮されているのか?
帰還回路の周波数特性をより高域まで延ばすことが負荷応答性能改善につながります。
DC/DCコンバータの負荷が急変した時の出力電圧は、どのような挙動を示すのか?
負荷が急激に増加した場合、出力電圧は一時的に降下し、急減した場合は一時的に上昇することがあります。この負荷応答特性はICおよび調整回路に基づく周波数特性に依存します。
負荷に合わせてスイッチング周波数を自動で変更するようなDC/DCコンバータICの場合、負荷が重負荷から軽負荷へ変動した際の応答に関してオーバーシュートが大きくなることがある。これに対する対策は?
一般的に重負荷から軽負荷のオーバーシュートの対策は、出力コンデンサを増やすことになります。

保護機能

過負荷時、短絡時の保護方法を知りたい。
ICによって多少の違いがありますが、一般に過電流保護はIC内部もしくは外部で設定された制限値以上の電流を流れた場合に、スイッチングのON dutyを制限し出力電圧を低下させます。出力電圧が一定値以下になると、短絡保護も動作し出力パワートランジスタをOFFさせます。
任意の電流で過電流保護機能を作動させることは可能か?
外付け抵抗などで過電流検出値を設定可能なタイプを選択することになります。
ICには保護回路は搭載されているか?
ICの機種や保護機能によって多少の差はありますが、保護機能自体はIC内部に搭載されています。保護機能のしきい値が可変のものは、外付け部品にて調整が可能です。

連続・不連続動作

DC/DCコンバータを設計する際は、連続動作になるように設計をするという考え方でよいか?
連続動作と不連続動作をまたぐような負荷電流の変化があった場合、通常時よりも過渡応答特性が悪化し、出力電圧の変動が大きくなる可能性があります。これを負荷デバイスが許容できるかどうかがひとつの指標になります。許容できない場合はICの位相補償部品定数の調整で対処するか、設計において不連続動作にならないようにダミー負荷の追加検討が必要になります。標準的な負荷電流値では、連続動作になるよう設計するのが一般的です。
不連続動作で、出力電流がリップル電流の1/2より大きくなるのはどのような条件か?
例えばリップル電流が400mAの場合、その1/2の200mAより大きい負荷電流を流す場合になります。
不連続動作は、連続動作よりノイズを発生させてしまうなどのデメリットがあるか?
不連続動作では、基本のスイッチング周波数とは異なる共振周波数がともなうため、低域にスイッチング周波数以外の帯域のノイズが発生します。

最大デューティサイクル(MaxDuty)

出力設定電圧範囲

上下Nch構成同期整流DC/DCの、最大デューティサイクルMaxDutyと出力電圧の関係は?
出力電圧の上限がMaxDutyにより制限され、出力電圧は以下の式で求められます。

Vo=MaxDuty×(Vin-Io×Ron)-Io×DCR

Vo:出力電圧、Vin:入力電圧、Io:出力電流、Ron:上側MOSFETのオン抵抗、DCR:インダクタの直列抵抗
入力電圧と出力電圧の差が大きい場合、複数のDC/DCコンバータを経由する、例えば2段階で降圧するのはなぜか?
ICには最小オン時間の制限があり、それによって降圧できる最小電圧が決まります。特にスイッチング周波数が高い場合は、最小オン時間が周期に占める割合が高くなり、所望の降圧電圧を得ることができなくなります。その対処して、例えば2段に分けて降圧する手法を取ります。

最小オン時間Ton(min)

同期整流DC/DCのMaxDutyは最小オン時間Ton(min)の影響を受けるか?
影響を受けます。
同期整流DC/DCの出力電圧の下限を制限する最小オン時間Ton(min)は、どのように決まるのか?
Ton(min)はICによって決まっています。

最大デューティサイクル(MaxDuty)

上側と下側の両方のトランジスタがNch MOSFETで構成される同期整流DC/DCコンバータの最大デューティサイクルMaxDutyは、何によって決定される仕様ですか?
ICの内部回路です。
なぜ、上下Nch構成同期整流DC/DCでは、MaxDutyが100%にならず制限されるのか?
上側Nch MOSFETはオン動作のためにブートストラップ回路が必要で、その昇圧用コンデンサに電荷をチャージするためには、下側MOSFETが必ずオンしてスイッチング端子が"L"状態になる必要があります。その期間(時間)が必要なため、MaxDutyが100%ではなく制限が生じます。
上下Nch構成同期整流DC/DCのブートストラップ回路のコンデンサの値はMaxDutyに影響するか?
一般的にMaxDutyにはブートストラップコンデンサのパラメータは含まれていませんが、容量値が大きすぎる場合は影響する場合があります。ブートストラップ回路のコンデンサは、データシートに記載の推奨値で使用してください。

その他

検討中のDC/DCコンバータICは、入力7~35V、出力0.8V~Vinとなっているが、 入力35V、出力0.8Vという入出力電圧差が大きい条件で使用可能か?
そのICの最小オン時間のスペックから可否を計算することが可能です。例えば、最小オン時間が250nsであれば、スイッチング周波数が100kHzの時の最小ONデューティ比は、250ns/(1/100kHz)×100=2.5%になります。入力電圧35V時の最小出力電圧は、35V×2.5%=0.875Vになります。スイッチング周波数を選択できるタイプであれば、スイッチング周波数を下げることで対応できます。ただし、インダクタと出力コンデンサの値が大きくなります。
熱設計のために、各構成部品の発熱量を見積もりたい。手計算方法、シミュレーションなど、どんな方法があるか?
発熱量の見積もりについては熱抵抗から計算するか、熱流体シミュレータで計算する方法の2種類になります。手計算であれば熱抵抗を基にした計算になります。計算に必要な熱抵抗などのパラメータについては、それぞれの部品のデータシートに記載があると思います。計算方法については下記の資料をご参照ください
http://rohmfs.rohm.com/jp/products/databook/applinote/ic/power/switching_regulator/buck_converter_efficiency_app-j.pdf
DCDCコンバータの昇圧の原理を教えてほしい。
降圧と同様にインダクタがエネルギーを溜めて、オン・オフにより電圧を変換しますが、回路構成が異なります。下側のスイッチングトランジスタがオンしているときはインダクタにエネルギーを溜めます。そしてオフになったときに、出力側に入力電源のエネルギーとインダクタに蓄積されたエネルギーが供給されます。この動作の繰り返しにより、入力電圧よりも高い電圧を生成することができます。
Iccとは何の電流を示す記号か?
通常は、電源ICが自体の回路電流になります。
LDOとの比較において、DC/DCのデメリットとの1つとして、LDOよりコストがかかることがあると思うが、どうか?
DC/DCの方が多くの場合外付け部品が増えるため、コスト面ではLDOより不利になります。
電源ICの出力電圧を帰還するエラーアンプの基準電圧はどのように決めているのか?
基準電圧が電源ICが出力できる最低電圧となるため、電源ICとしては基準電圧をなるべく低い電圧にすべきです。しかしながら、電圧を低くするほど精度やノイズ耐性が低下するため、現在は0.7V~1.0V程度にするのがメジャーとなっています。
モータドライバの電源として使用する場合、モータ始動時などに突然かかる負荷変動に対して、LDOやDC/DCコンバータの選定で気を付けることは何か?
モータのアプリケーションに関しては、特に逆起電圧の影響が懸念されるケースが多く、逆起電力が電源ICの耐圧を超えると電源ICが破損する危険があります。したがって、逆起電圧を考慮した十分な耐圧マージンを持った電源ICを選択する必要があります。

【電源に関する相談窓口】電源設計に関するご不明点、ご質問などありましたらお気軽にご相談ください。

その他

梱包仕様

製品型番の末尾に付「-E2」の意味は?
梱包やリードフォーミング仕様を示す記号になります。「-E2」はリール状エンボステープで、引き出し側の奥方向が1ピンになります。