SiCパワーデバイス|応用編

降圧型DC-DCコンバータにおける第4世代SiC MOSFETの使用効果回路動作原理と損失解析

2022.07.26

この記事のポイント

・降圧型DC-DCコンバータにおける、ハイサイドSiC MOSFET とローサイドSiC MOSFET に発生する個々の損失を示した。

・各SiC MOSFETの総合損失は、個々の損失の合計となる。

・第4世代SiC MOSFETは、第3世代に対してQgdを約半分に低減したことによって、スイッチング損失を削減できる。

・スイッチング損失の低減は、DC-DCコンバータのスイッチング周波数の高周波化や、負荷変化率が大きく、平均的に軽負荷での運転が多いEVにける損失低減につながり、航続距離の延長やランニングコスト低減といったユーザーメリットを生む。

「降圧型DC-DCコンバータにおける第4世代SiC MOSFETの使用効果」の説明にあたり、まずは回路動作原理と損失解析について解説します。

降圧型DC-DCコンバータにおける第4世代SiC MOSFETの使用効果:回路動作原理と損失解析

第4世代SiC MOSFETは第3世代に対して、特にスイッチングの高速性が改善されています。これは、スイッチング損失低減に大きく貢献します。Figure 3 (a)に降圧型DC-DCコンバータのブロック図を、Figure 3 (b)にそのスイッチング波形を示します。

降圧型DC-DCコンバータにおける第4世代SiC MOSFETの使用効果:降圧型DC-DCコンバータのブロック図

降圧型DC-DCコンバータにおける第4世代SiC MOSFETの使用効果:主要スイッチング波形

Figure3 (b)に示すように、DC-DCコンバータにおけるパワーデバイスSH、SLの損失は、スイッチング損失Psw、導通損失Pcond、ボディダイオード損失Pbody、リカバリー損失PQrr、Coss損失から成ります。(※Coss損失は小さいため図から割愛してある)

スイッチング損失に関しては、一般的にEon、Eoffのパルス当たりのエネルギーとしてデータシートに記載されています。これは、初期設計段階での大まかな損失見積もりをする時に便利な指標です。詳細設計では、高電圧入力、高周波での損失を厳密に求める必要があります。ゲート電圧値、ゲートドライバのシンク・ソース抵抗値、外付けゲート抵抗値など数Ωの値が、数ns(ナノ秒)のレベルでスイッチング時間(Trise/Tfall)に影響します。そして、その結果損失が大きく変わるため、ゲートドライバの最適設計がSiC MOSFETの高速スイッチング特性を活かすことにつながります。

ハイサイドSiC MOSFET SHで発生する損失

スイッチング損失はハイサイドSiC MOSFET SHのみで発生し、式(1)で表されます。そのメカニズムについて説明します。

State 1(Figure3 (b)のT期間の番号。以下同様)でハイサイドSiC MOSFET (SH)のSiC MOSFETにゲート電圧VGSが印加され、State 2でしきい値VGS(th)を超えるとインダクタ電流がSHのチャネルに急速に流れ始め、VGS(on)(プラトー電圧)になるまでの、わずか数nsで負荷電流Ioに到達します。そして、State 3(プラトー期間)の間にチャネルがオンしVDSがゼロボルトに達します。このState 2とState 3の期間が、式(2)で示すターンオン時のスイッチング期間Triseとなります。式(2)において、State 2の電荷量は通常データシートに記載されていないためQgsから推定し、係数をkと置いて調整します(通常kは1/3-1/4)。

また、ゲート電流Ig_onは、ゲートドライバ電圧VGSとゲートオン電圧VGS(on)の電位差とそこに介在する抵抗分で決まるので、式(3)で与えられます。式中のRsrcはゲートドライバのソース抵抗、Rg_extは外付けゲート抵抗、Rg_intはSiC MOSFET内部ゲート抵抗を表します。

(State 4は後述します)

ゲート電圧が低下しターンオフの状態(State 5~6)に入ります。このTfall期間は式(4)で表されます。注意点は、Tfall期間のゲート電流Ig_offは式(5)で示すように分子がVGS(on)のみということです。一般的に、ターンオフ時間の方が少し長くなります。式中のRsnkはシンク抵抗です。

インダクタ負荷のような定電流源とみなせる場合、電流波形IDと電圧波形VDSは変化するタイミングは重ならないため、式(1)のスイッチング損失Pswは係数が1/2となります。

また、このTrise期間にドレイン-ソース間容量CossHに蓄えられた電荷をチャネルで短絡するため、式(6)が示す充放電ロスPcossHが発生します。

State 4で、ハイサイドSiC MOSFET SHが完全にオンしている期間に発生するのが、導通損失PcondHです(式(7))。その時の実効電流は、時比率D(=Vo/Vin)を用いて式(8)で与えられます。

以上が、ハイサイドSiC MOSFET SHで発生する、スイッチング損失、導通損失、Coss損失です。

ローサイドSiC MOSFET SLで発生する損失

続いて、ローサイドSiC MOSFET SLで発生する損失について説明します。

State 7、State 11およびState 1はデッドタイム期間です。ローサイドSiC MOSFET SLのボディダイオードに導通した電流で損失が発生します(式(9))。

State 8~10では、ローサイドSiC MOSFET SLの導通損失が発生します(式(10))。その時の、実効電流は式(11)で与えられます。

ローサイドSiC MOSFET SLのCossの充放電損失は、SLがターンオンする時(State 8)は、インダクタ電流ILですでにCossの電荷は放電されておりZVS(Zero Voltage Switching)となるため、通常は無視します。
以上が、ローサイドSiC MOSFET SLで発生する損失です。

リカバリー損失PQrr

リカバリー損失PQrrの発生するタイミングはState 3で、ローサイドSiC MOSFET SLのボディダイオードのリカバリー特性に起因する損失です(式(12))。この損失はハイサイドSiC MOSFET SHとローサイドSiC MOSFET SLで分担しますが、簡単にするため、ここではハイサイドに統合します。

総合損失

以上より、ハイサイドSiC MOSFET SH、およびローサイドSiC MOSFET SLの総合損失は、それぞれ、式(13)、式(14)で与えられます。

特に、スイッチング損失Pswに関しては、式(2)および式(4)より、Qgd(ゲート-ドレイン間容量を充電するミラー期間の電荷量)が小さいほどTrise/Tfallの時間が短くなり、式(1)のスイッチング損失Pswが低減されることが分かります。第4世代SiC MOSFETは第3世代に対してこのQgdを約半分に低減したことによって、スイッチング損失を低減できます。

これは、DC-DCコンバータのスイッチング周波数の高周波化や、そして負荷変化率が大きく、平均すると軽負荷での運転が多いEVにおいて損失低減効果が期待できます。結果として、航続距離の延長やランニングコスト低減につながります。これが第4世代SiC MOSFETを使うことの効果であり、大きなユーザーメリットになります。

【資料ダウンロード】シリコンカーバイドパワーデバイスの理解と活用事例

パワー製品の小型化、低消費電力化、高効率化に大きな可能性をもったシリコンカーバイド(SiC)の物性の基本、ダイオード、トランジスタとしての使い方と活用事例が示されています。

技術資料ダウンロード

シリコンカーバイドパワーデバイスの理解と活用事例

パワー製品の小型化、低消費電力化、高効率化に大きな可能性をもったシリコンカーバイド(SiC)の物性の基本、ダイオード、トランジスタとしての使い方と活用事例が示されています。