2019.06.25
・BM1R00147Fは、DRAIN端子の電圧によって二次側MOSFET M2のゲートを制御する。
・DRAIN端子の検出レベルは数mVと低く、MOSFET M2のスイッチング時のわずかなサージ電圧を誤検出してしまう。
・対策として、DRAIN端子にサージを吸収するための抵抗とダイオードを付加する。
前回は同期整流部の設計のスタートして、設計に使う電源ICを決定しました。続いて、選択した電源IC、BM1R00147Fの周辺回路部品の選定に入ります。今回は、DRAIN端子のD1、R1、R2です。
DRAIN端子にサージ対策がない場合の回路と波形図の例を示します。
VDS2の波形(水色)には、立ち上がりにサージ(もしくはスパイク)が発生しています。これによって誤検出を起こし、VGS2(赤紫)が本来必要な時間より短い時間でOFFしています。
以下は、このサージ対策として、DRAIN端子にD1、R1、R2を付加した回路と波形図の例です。
D1、R1、R2によってサージが抑制されたことでVDS2は正常に検出され、VGS2も正常な波形になっています。
これで、D1、R1、R2を挿入する目的と効果が理解できたと思いますので、各々の具体的な定数設定について説明します。
ダイオードD1は、MOSFETがON時の電流経路になります。回路図では単にダイオードの記号になっていますが、順方向電圧Vfが低い小信号ショットキーバリアダイオード(SBD)を選定してください。また、DRAIN端子はインピーダンスが高いため、D1にはVDS2以上の耐圧は必要なく、低耐圧品を選定することが可能です。この設計事例ではROHM製RB751VM-40(VR=30V、IO=30mA、Vf MAX=0.37V)を選定します。
R1はVDS2検出フィルタ用抵抗になります。300Ω~2kΩ程度を挿入してください。VDS2の波形、およびVGS2の波形を確認しながら選定します。この設計事例では1kΩとします。なお、R1の定数設定の詳細は別途説明を予定しています。
R2は電流制限抵抗になります。二次側MOSFET M2に電流IFET2が流れ始める瞬間、二次側MOSFET M2はOFF状態のため、IFET2は二次側MOSFET M2のボディダイオードを流れるので、VDS2=-Vf_M2(MOSFET M2のボディダイオードのVf)となります。ICのDRAIN端子は負電圧になるため、ICから電流Idが流れ出ます。(下図参照)
R2はICの保護のため、この時に流れる電流Idが6mA以下になるように選択します。R2は下記の式から算出できます。
MOSFET M2のボディダイオードのVfの最大値であるVf_M2 MAXを1.2V、D1のVf最小値Vf_D1_MIN=0.2V、
IC内部ESDダイオードのVf最小値Vf_ESD_MIN=0.4Vとした場合、R2>100Ωとなります。
マージンを考慮し、150Ωを選定します。
AC/DCコンバータを理解し設計に進むための基礎内容がわかる資料をご用意いたしました。
AC/DC変換の基本から高電圧DC/DC変換の方式、そして設計手順概要や検討事項など、設計への導入が示されています。
AC/DCコンバータを理解し設計に進むための基礎内容がわかる資料をご用意いたしました。
AC/DC変換の基本から高電圧DC/DC変換の方式、そして設計手順概要や検討事項など、設計への導入が示されています。