電源設計の技術情報サイト

技術資料ダウンロード

2021.04.13 シミュレーション

PFC回路:ゲート抵抗の変更

PFC回路の最適化

  • Facebookでシェア
  • Twitterでシェア

PFC回路:ゲート抵抗の変更

実際の回路設計においてノイズ低減は大きな課題であり、一般的にスイッチング素子のゲート抵抗を大きくするとノイズは抑えられますが、トレードオフとして効率が低下(損失が増大)するので、ゲート抵抗の値をバランス良く設定することが非常に重要です。ここでは、スイッチング素子の損失を所定の値以下に抑えた場合の、最大のゲート抵抗RGを検討します。なお、ノイズについては実機評価が必要ですので、ここでは割愛します。

回路例

回路は、Power Device Solution Circuit/AC-DC PFCの一覧にあるシミュレーション回路「A-5. PFC CCM 2-PhaseVin=200V Iin=5A」を例にします(図13参照)。回路図の詳細は、こちらからも確認できます。

この例では、図13に示したローサイドのスイッチング素子であるSiC MOSFET SCT2450KEの損失を5W以下に抑えつつ、ノイズ対策としてゲート抵抗RGをどこまで大きくできるかをシミュレーションを利用して検討します。

PFCシミュレーション回路「A-2. PFC CCM 2-Phase Vin=200V Iin=5A」
図13:PFCシミュレーション回路「A-5. PFC CCM 2-Phase Vin=200V Iin=5A」

ゲート抵抗と損失の関係

SiC MOSFETターンオン時における損失、ドレイン電流ID、ドレイン-ソース間電圧VDS、ゲート電圧VGSの関係を図14に示します。このスイッチング損失が発生する期間t1およびt2は、以下の式で表すことができます。

これらの式から、スイッチング損失が発生する時間t1、t2は、RGに比例することがわかります。また、この時IDおよびVDSはほぼ直線的に変動しますので、損失もRGに比例すると考えることができます。

ターンオン時の損失、ID、VDS、VGSの関係
図14:ターンオン時の損失、ID、VDS、VGSの関係

ゲート抵抗の調整

図15に、RGを変化させた時のSiC MOSFETの損失シミュレーション結果を示します。煩雑さを避けるためソース用とシンク用の抵抗値は等倍率で変化させています。

RGを変化させた時のSiC MOSFETの損失シミュレーション結果
図15:RGを変化させた時のSiC MOSFETの損失シミュレーション結果

このシミュレーション結果は、導通損失はRGの影響を受けないので一定となり、スイッチング損失は「ゲート抵抗と損失の関係」で説明したように、RGの値に比例することを示しています。また、損失を5W以下に抑えるには、RGの倍率を初期値の9倍以下、つまりRG(SOURCE)=45Ω以下、RG(SINK)=18Ω以下に設定すれば良いことが分かります。

キーポイント:

・スイッチング素子のゲート抵抗を大きくするとノイズは抑えられるが、トレードオフとして効率が低下するので、ゲート抵抗の値をバランス良く設定することが非常に重要。

・スイッチング素子の損失を所定の値以下に抑えた場合の最大のゲート抵抗RGを、シミュレーションを利用して検討する。

ユーザーガイドPFC編のダウンロードはこちら