トラブルシューティング ③：サージの影響を受けV_DS2が二次側MOSFETのV_DS耐圧以上になる場合

トラブル①「二次側MOSFETがすぐにOFFしてしまう場合」、トラブル②「軽負荷時に二次側MOSFETが共振動作によりONしてしまう場合」に続く、トラブル③「サージの影響を受けV_DS2が二次側MOSFETのV_DS耐圧以上になる場合」の対策、および注意点を説明します。

トラブル③：サージの影響を受けV_DS2が二次側MOSFETのV_DS耐圧以上になる場合

対策

このトラブル③に関しては、対策が3つほどありますが、トラブル①や②と同様に、各対策にはトレードオフとなる注意事項があります。最初に対策と注意事項の一覧を示します。

※トラブル③に対する対策という意味で「対策③-n」という番号を使用。

対策③-1：二次側MOSFETのドレイン－ソース間に容量を挿入する

二次側MOSFETのドレイン－ソース間に容量、コンデンサC_DS2を挿入することで、V_DS2のオーバーシュートを平滑化します。C_DS2は、1000pF～6800pF程度（参考値）ですが、対策の効果を確認しながら最適な容量を選択します。下図は、回路図上でのC_DS2の挿入場所と対策実施後の波形になります。

※注意事項：共振が起こる領域（無負荷～軽負荷）で、挿入した容量により効率が悪化するため特性確認が必要で、オーバーシュートの平滑化具合と効率との間で妥協点を見出すことになります

対策③-2：一次側MOSFETのゲート抵抗値を大きくする

一次側MOSFET M1のゲート抵抗R_GATE1の値を大きくし、VGS1の立ち上がり時間を遅くする（鈍らせる）ことで急峻な立ち上がりによるサージを抑え、二次側V_DS2のオーバーシュートを抑えることができます。下図は、R_GATE1と対策後の効果を示す波形図です。R_GATE1の値は10～470Ω程度（参考値）です。

※注意事項：R_GATE1の値を大きくすることで効率の悪化、また一次側MOSFET M1の発熱が増加する可能性があるので特性確認が必要です。こちらもオーバーシュートの低減と効率、発熱のトレードオフによって調整する必要があります。

対策③-3：トランスの巻線比Ns/Npを小さくする

トランスの巻線比を小さくすることによって、V_DS2の振幅を減衰させます。

※注意事項：V_DS2は減衰しますが、逆に一次側MOSFETのV_DS1大きくなります（対策実施後の波形図参照）。そのため、V_DS1が一次側MOSFET M1のV_DS定格を超えないようにトランスの巻線比を調整する必要があります。

起こる可能性があるトラブル例と、その対策および注意事項に関する説明は以上で終わりです。