SiCパワーデバイス|応用編
ドライバーソース端子の効果:ダブルパルス試験による比較
2021.12.07
この記事のポイント
・ドライバソース端子を備えることで、ターンオンおよびターンオフ損失を大きく低減できる。
・スイッチング速度が速まることで、IDのターンオンピークやVDSのターンオフサージが大きくなる場合は対策を取る。
前回は、ドライバーソース端子の有無による違いと効果を動作原理と数式によって確認しました。ドライバーソース端子を備えたMOSFETは、ソース端子のインダクタンスによる影響を排除でき、結果としてスイッチング損失の低減が可能です。今回は、ダブルパルス試験によって、その効果を確認します。
ドライバーソース端子の効果:ダブルパルス試験による比較
ドライバーソース端子を持たないMOSFETと、ドライバーソース端子を持つMOSFETの実際のスイッチング動作を比較するために、右に示す回路で、ローサイド(LS)のMOSFETをスイッチングさせるダブルパルス試験を実施しました。
ハイサイド(HS)のMOSFETは、ゲート端子とソース端子もしくはドライバーソース端子をRG_EXTを介して接続し、ボディダイオードによる転流動作のみで使用しています。回路図では、実線がソース端子への接続、破線がドライバーソース端子への接続をイメージしています。

ターンオン時とターンオフ時それぞれの、ドレイン-ソース電圧VDSとドレイン電流IDの波形、そしてスイッチング損失を比較します。試験に使用したのは、最大定格(VDSS)1200V、オン抵抗(RDS(on))40mΩのSiC MOSFETです。TO-247Nパッケージ(機種名:SCT3040KL)がドライバーソース端子なし、TO-247-4L(SCT3040KR)およびTO-263-7L(SCT3040KW7)がドライバーソース端子ありです。駆動条件は、RG_EXTが10Ω、印加電圧VHVDCは800Vで、IDが約50A時の波形です。
ターンオン時のIDは、ドライバーソース端子がないTO-247N品(水色破線)に比べ、ドライバーソース端子を持つTO-247-4L品(赤破線)とTO-263-7L品(緑破線)は急峻に立ち上がっています。その結果、スイッチング損失がTO-247N品(水色線)の2742μJに対して、TO-247-4L品(赤線)が1690μJで約38%減、TO-263-7L品(緑線)は2083μJで24%減と大幅に小さくなっていることがわかります。

ターンオン波形から、TO-247-4LのIDピーク値が、TO-247Nに比べ23Aも大きく80Aになっていることが確認できます。これは、MOSFETのスイッチング動作にともなうCOSSへの充放電エネルギは一定にも関わらず、ドライバーソース端子による高速スイッチングが可能となったことで充放電時間が短くなり、結果として充電電流のピーク値が大きくなってしまったのが理由です。HS側MOSFETのセルフターンオンによってもピーク電流の増加が生じますが、これはセルフターンオンによるものではありません。
TO-263-7LのIDピーク値は60AとTO-247-4Lほど大きくありません。これは、後述するターンオフサージの違いと同様に、転流側MOSFET(HS)のパッケージインダクタンスの違いによるものです。つまり、dID/dtによるスイッチング側(LS)および転流側MOSFETの合計したパッケージインダクタンスによる起電が、スイッチング側MOSFETのVDSを押し下げ、スイッチング側MOSFETのCOSSに蓄積されたエネルギを放電させますが、TO-263-7Lはその放電電流が小さく、ターンオン時のIDピーク値も小さくなっています。
また、ターンオン時のスイッチング損失EONも同様の理由により、TO-247-4Lはスイッチング側MOSFETのVDSが押し下げられており、結果としてスイッチング損失EONが小さくなっています。
しかしながら、TO-247-4LやTO-263-7Lはセルフターンオン対策がなければ、セルフターンオンが発生した場合にターンオン電流のピーク値がさらに増加する恐れがあるので、必ずミラークランプ回路やゲートーソース間に数nFのコンデンサを接続するなど、セルフターンオン対策を取ることが推奨されます。詳しくは、アプリケーションノート「SiC-MOSFET ゲート-ソース電圧のサージ抑制方法」を参照下さい。
続いてターンオフ時の波形を示します。スイッチング損失はTO-247N品(水色実線)の2093μJに対して、TO-247-4L品(赤実線)が1462μJで約30%減、TO-263-7L品(緑実線)は1488μJで約29%減と、ターンオン時ほどではないにしろ大きく改善しています。

ターンオフ時のVDSに観測されるターンオフサージの発生要因は、主回路の総寄生インダクタンスです。先に示したダブルパルス試験回路の配線インダクタンスLMAINと、スイッチング側および転流側MOSFETのパッケージインダクタンス(LDRAIN+LSOURCE)の合計値です。そのため、パッケージインダクタンスがほぼ同じであるTO-247-4L(赤実線)とTO-247N(水色実線)ではdID/dtが高速化するほどサージは大きくなります。この試験では、TO-247Nの890Vに対してTO-247-4Lが1009Vと119V程大きくなっているので、スナバ回路等のサージ対策が必要になる可能があります。
ドライバーソース端子を持つ同士のTO-263-7L(緑実線)がTO-247-4L(赤実線)よりもサージが小さい理由は、パッケージ構造の違いにあります。TO-263-7Lのドレインは、パッケージ背面のフィンに割り当てられており、PCBへ直接半田付けされます。また、ソース端子は7本ある端子のうち5本に割り当てられていることで、パッケージインダクタンスがTO-247-4Lよりも小さいことが考えられます。なお、スイッチング側のサージは、スイッチング側ではなく転流側のパッケージインダクタンスが小さいほど小さくなります。
以下に、スイッチング損失の比較をまとめました。
| パッケージ(機種名) | ドレインソース端子 | EON[μJ] | EOFF[μJ] |
|---|---|---|---|
| TO-247N(SCT3040KL) | なし | 2742 | 2093 |
| TO-247-4L(SCT3040KR) | あり | 1690 | 1462 |
| TO-263-7L(SCT3040KW7) | あり | 2083 | 1488 |
条件:VDS=800V、ID=50A、RG_EXT=10Ω
【資料ダウンロード】 SiCパワーデバイスの基礎
SiCの物性やメリット、SiCショットキーバリアダイオードとSiC MOSFETのSiデバイスとの比較を交え特徴や使い方の違いなどを解説しており、さまざまなメリットを持つフルSiCモジュールの解説も含まれています。
SiCパワーデバイス
基礎編
応用編
- SiC MOSFET : ブリッジ構成におけるゲート-ソース間電圧の挙動
- SiC MOSFET:スイッチング波形から損失を求める方法
- SiC MOSFET:スナバ回路の設計方法 ーはじめにー
- SiC MOSFET:ゲート-ソース電圧のサージ抑制方法
- ドライバーソース端子によるスイッチング損失の改善
- SiC MOSFETゲート-ソース間電圧測定時の注意点:一般的な測定方法
- 最新世代SiC MOSFETを使った損失低減の実証
製品紹介
FAQ