SiCパワーデバイス｜応用編
SiC MOSFET：スナバ回路の設計方法 Ｃスナバ回路の設計
2022.08.30
この記事のポイント
・Cスナバ回路は、CSNBが大きいほどサージ抑制効果は高くなる。
・ただし、スナバ回路に形成されるLSNBはLMAINよりも小さくする必要があるが、LSNBにはコンデンサのESLも加味されるので注意が必要。
今回から、前回紹介した各スナバ回路の設計方法を説明して行きます。今回は、Ｃスナバ回路の設計方法です。
SiC MOSFET：Ｃスナバ回路の設計
図6に示すCスナバ回路は、CSNBを通してLMAINの蓄積エネルギーを吸収します。そのため、スナバ回路に形成されるLSNBはLMAINよりも小さくする必要があります。CSNBに蓄積されたエネルギーは基本的に放電されませんので、静電容量が大きいほどサージ抑制効果は高くなりますが、使用するコンデンサの等価直列インダクタンス（ESL）もLSNBに加味する必要があります。
一般的に、コンデンサはサイズが大きくなるほどESLは大きくなりますので、静電容量の選定に当たっては注意を要します。LMAINに蓄積されたエネルギーをすべてCSNBで吸収するとして、式（2）による静電容量を目安にしてコンデンサを選定します。
【資料ダウンロード】 SiCパワーデバイスの基礎
SiCの物性やメリット、SiCショットキーバリアダイオードとSiC MOSFETのSiデバイスとの比較を交え特徴や使い方の違いなどを解説しており、さまざまなメリットを持つフルSiCモジュールの解説も含まれています。
SiCパワーデバイス
基礎編
応用編
- SiC MOSFET : ブリッジ構成におけるゲート－ソース間電圧の挙動
- SiC MOSFET：スイッチング波形から損失を求める方法
- SiC MOSFET：スナバ回路の設計方法 ーはじめにー
- SiC MOSFET：ゲート－ソース電圧のサージ抑制方法
- ドライバーソース端子によるスイッチング損失の改善
- SiC MOSFETゲート－ソース間電圧測定時の注意点：一般的な測定方法
- 最新世代SiC MOSFETを使った損失低減の実証
製品紹介
FAQ