SiCパワーデバイス｜応用編
最新世代SiC MOSFETを使った損失低減の実証
2025.05.09
電気自動車（EV）、データセンタ、基地局、スマートグリッドなどでは、利便性を高められることから電源の高電圧化や大容量化が顕著ですが、地球規模の環境問題への取り組みの観点から、エネルギー損失の低減が重要課題となっています。これらのアプリケーションは、供給電力を適正な値に電力変換を行い利用していますが、電力変換においてはエネルギー損失が発生します。高電圧大容量アプリケーションではその損失は決して小さなものではなく、近年電力変換によるエネルギー損失低減、つまり電力変換の高効率化が強く求められています。
電力変換効率を高めるために現在注目されているのが、高周波動作が可能で、高電圧大容量でエネルギー損失が少ないSiCパワー半導体です。ロームではSiCパワー半導体を、さまざまなアプリケーションに向けて供給しています。SiC MOSFETにおいては、すでに第4世代品がリリースされており、電力変換の損失低減に大きく寄与しています。
本記事では、基本となる降圧型DC-DCコンバータとEVアプリケーションに関して、最新の第４世代SiC MOSFETを使用することによる損失低減について説明します。
第４世代SiC MOSFETの特長
ロームのSiC MOSFETはすでに第４世代となり、第３世代で確立したトレンチゲート構造を進化させ、さらなる低オン抵抗と高速スイッチング特性を実現しています。第4世代SiC MOSFET使用の効果を説明する前提として、その特長を最初に確認しておきます。
短絡耐量時間を改善し低オン抵抗を実現
第4世代SiC MOSFETは、ローム独自のダブルトレンチ構造をさらに進化させることにより、EVのトラクションインバータなどで要求される短絡耐量時間を改善し、第3世代品に比べてオン抵抗が約40%低減されています。第4世代のオン抵抗は、業界トップクラス*の低さです。 * 2022年2月ローム調べ
寄生容量を大幅に削減しスイッチング損失を低減
ゲート-ドレイン間容量（Cgd）を大幅に削減したことで、第3世代品に比べてスイッチング損失を約50%低減することが可能です。
ゲート-ソース間電圧15V駆動により設計しやすさを向上
第4世代SiC MOSFETは、MOSFET駆動のためのゲート-ソース間電圧VGSが15Vに低減されています。第3世代までは18Vでしたが15V駆動にも対応したことで、アプリケーションの設計がしやすくなっています。
関連情報
SiC MOSFETのラインやサポート情報については、下記を参照願います。
-
◆ SiC MOSFET製品ページ
https://www.rohm.co.jp/products/sic-power-devices/sic-mosfet#easyPartFinder - ◆ 第4世代SiC MOSFETについて
https://www.rohm.co.jp/products/sic-power-devices/sic-mosfet#supportInfo - ◆ 第4世代SiC MOSFETサポートコンテンツ
https://www.rohm.co.jp/products/sic-power-devices/sic-mosfet#anc-02
降圧型DC-DCコンバータにおける第４世代SiC MOSFETの使用効果
ここから、基本となる降圧型DC-DCコンバータにおいて、第４世代SiC MOSFETの使用効果について説明していきます。
「回路動作原理と損失解析」では、スイッチング損失、導通損失、ボディダイオード損失、リカバリー損失などの発生メカニズムを解説します。続いて「DC-DCコンバータの実機検証」では、評価ボードを使用した実機検証により、第４世代SiC MOSFETを使用した場合の効率改善効果を示します。
回路動作原理と損失解析
第４世代SiC MOSFETは第３世代に対して、特にスイッチングの高速性が改善されています。これは、スイッチング損失低減に大きく貢献します。Figure 3 (a)に降圧型DC-DCコンバータのブロック図を、Figure 3 (b)にそのスイッチング波形を示します。
Figure3 (b)に示すように、DC-DCコンバータにおけるパワーデバイスSH、SLの損失は、スイッチング損失Psw、導通損失Pcond、ボディダイオード損失Pbody、リカバリー損失PQrr、Coss損失から成ります。（※Coss損失は小さいため図から割愛してある）
スイッチング損失に関しては、一般的にEon、Eoffのパルス当たりのエネルギーとしてデータシートに記載されています。これは、初期設計段階での大まかな損失見積もりをする時に便利な指標です。詳細設計では、高電圧入力、高周波での損失を厳密に求める必要があります。ゲート電圧値、ゲートドライバーのシンク・ソース抵抗値、外付けゲート抵抗値など数Ωの値が、数ns（ナノ秒）のレベルでスイッチング時間（Trise/Tfall）に影響します。そして、その結果損失が大きく変わるため、ゲートドライバーの最適設計がSiC MOSFETの高速スイッチング特性を活かすことにつながります。
ハイサイドSiC MOSFET SHで発生する損失
スイッチング損失はハイサイドSiC MOSFET SHのみで発生し、式(1）で表されます。そのメカニズムについて説明します。
\(P_{sw} = \displaystyle \frac{1}{2} V_{in} I_1 T_{rise} f_{sw} + \displaystyle \frac{1}{2} V_{in} I_2 T_{fall} f_{sw}\) (1)
State 1（Figure3 (b)のT期間の番号。以下同様）でハイサイドSiC MOSFET （SH）のSiC MOSFETにゲート電圧VGSが印加され、State 2でしきい値VGS(th)を超えるとインダクタ電流がSHのチャネルに急速に流れ始め、VGS(on)（プラトー電圧）になるまでの、わずか数nsで負荷電流Ioに到達します。そして、State 3（プラトー期間）の間にチャネルがオンしVDSがゼロボルトに達します。このState 2とState 3の期間が、式(2)で示すターンオン時のスイッチング期間Triseとなります。式(2)において、State 2の電荷量は通常データシートに記載されていないためQgsから推定し、係数をkと置いて調整します（通常kは1/3-1/4）。
また、ゲート電流Ig_onは、ゲートドライバー電圧VGSとゲートオン電圧VGS(on)の電位差とそこに介在する抵抗分で決まるので、式(3)で与えられます。式中のRsrcはゲートドライバーのソース抵抗、Rg_extは外付けゲート抵抗、Rg_intはSiC MOSFET内部ゲート抵抗を表します。
\(T_{rise} = \displaystyle \frac{\frac{1}{k} Q_{gs} + Q_{gd}}{I_{g\_on}}\) (2)
\(I_{g\_on} = \displaystyle \frac{V_{GS} – V_{GS(on)}}{R_{src} + R_{g\_ext} + R_{g\_int}}\) (3)
（State 4は後述します）
ゲート電圧が低下しターンオフの状態（State 5～6）に入ります。このTfall期間は式(4)で表されます。注意点は、Tfall期間のゲート電流Ig_offは式(5)で示すように分子がVGS(on)のみということです。一般的に、ターンオフ時間の方が少し長くなります。式中のRsnkはシンク抵抗です。
\(T_{fall} = \displaystyle \frac{\frac{1}{k} Q_{gs} + Q_{gd}}{I_{g\_off}}\) (4)
\(I_{g\_on} = \displaystyle \frac{V_{GS(on)}}{R_{src} + R_{g\_ext} + R_{g\_int}}\) (5)
インダクタ負荷のような定電流源とみなせる場合、電流波形IDと電圧波形VDSは変化するタイミングは重ならないため、式(1)のスイッチング損失Pswは係数が1/2となります。
また、このTrise期間にドレイン-ソース間容量CossHに蓄えられた電荷をチャネルで短絡するため、式(6)が示す充放電ロスPcossHが発生します。
\(P_{Coss\_H} = \displaystyle \frac{1}{2} C_{Coss\_H} \cdot V_{in}^2 \cdot f_{sw}\) (6)
State 4で、ハイサイドSiC MOSFET SHが完全にオンしている期間に発生するのが、導通損失PcondHです（式(7)）。その時の実効電流は、時比率D（=Vo/Vin）を用いて式(8)で与えられます。
\(P_{cond\_H} = I_{SH\_rms}^{\hspace{2em} 2} \cdot R_{DS(on)}\) (7)
\(I_{SH\_rms} = \sqrt{D \left( I_0^2 + \displaystyle \frac{\Delta I_L^2}{12} \right)}\) (8)
以上が、ハイサイドSiC MOSFET SHで発生する、スイッチング損失、導通損失、Coss損失です。
ローサイドSiC MOSFET SLで発生する損失
続いて、ローサイドSiC MOSFET SLで発生する損失について説明します。
State 7、State 11およびState 1はデッドタイム期間です。ローサイドSiC MOSFET SLのボディダイオードに導通した電流で損失が発生します（式(9)）。
\(P_{body} = I_1 \cdot V_F \cdot T_{dead\,1} \cdot f_{sw} + I_2 \cdot V_F \cdot T_{dead\,2} \cdot f_{sw}\) (9)
State 8～10では、ローサイドSiC MOSFET SLの導通損失が発生します（式(10)）。その時の、実効電流は式(11)で与えられます。
\(P_{cond\_L} = I_{SL\_rms}^{\hspace{2em} 2} \cdot R_{DS(on)}\) (10)
\(I_{SL\_rms} = \sqrt{(1 – D) \left( I_0^2 + \displaystyle \frac{\Delta I_L^2}{12} \right)}\) (11)
ローサイドSiC MOSFET SLのCossの充放電損失は、SLがターンオンする時（State 8）は、インダクタ電流ILですでにCossの電荷は放電されておりZVS（Zero Voltage Switching）となるため、通常は無視します。
以上が、ローサイドSiC MOSFET SLで発生する損失です。
リカバリー損失PQrr
リカバリー損失PQrrの発生するタイミングはState 3で、ローサイドSiC MOSFET SLのボディダイオードのリカバリー特性に起因する損失です（式(12)）。この損失はハイサイドSiC MOSFET SHとローサイドSiC MOSFET SLで分担しますが、簡単にするため、ここではハイサイドに統合します。
\(P_{Qrr} = 0.5 \cdot V_{in} \cdot Q_{rr} \cdot f_{sw}\) (12)
総合損失
以上より、ハイサイドSiC MOSFET SH、およびローサイドSiC MOSFET SLの総合損失は、それぞれ、式(13)、式(14)で与えられます。
\(P_{SH} = P_{sw} + P_{cond\_H} + P_{Coss\_H} + P_{Qrr}\) (13)
\(P_{SL} = P_{cond\_L} + P_{body}\) (14)
特に、スイッチング損失Pswに関しては、式(2)および式(4)より、Qgd（ゲート-ドレイン間容量を充電するミラー期間の電荷量）が小さいほどTrise/Tfallの時間が短くなり、式(1)のスイッチング損失Pswが低減されることが分かります。第4世代SiC MOSFETは第３世代に対してこのQgdを約半分に低減したことによって、スイッチング損失を低減できます。
これは、DC-DCコンバータのスイッチング周波数の高周波化や、そして負荷変化率が大きく、平均すると軽負荷での運転が多いEVにおいて損失低減効果が期待できます。結果として、航続距離の延長やランニングコスト低減につながります。これが第4世代SiC MOSFETを使うことの効果であり、大きなユーザーメリットになります。
DC-DCコンバータの実機検証
上記で説明した損失解析が実機において反映されるかどうかを確認するために、下記の仕様の降圧型DC-DCコンバータに第4世代SiC MOSFETを組み込んで実機検証を行いました。Table 1はDC-DCコンバータとSiCデバイスの諸元です。スイッチング速度を調整する外付けゲート抵抗Rg_extは、高速スイッチングとリンギングおよびサージのバランスを取り3.3Ωを用いています。Figure 4は、(a) DC-DCコンバータ回路と、(b) ハーフブリッジ部に使われている第4世代SiC MOSFET評価用ボードです(デカップリングキャパシタ内蔵)。インダクタL、出力キャパシタCoおよび入力バルクキャパシタは外付けです。また、比較用として第3世代のSiC MOSFETを用いました。
Figure 5は、50kHzでのターンオン時とターンオフ時のVGS、VDS、IDの波形です（波形右列）。ターンオン時（波形右列緑破線囲み部）は左側に拡大しています。拡大波形から、ターンオン時の立ち上がり時間Triseは約20nsと非常に高速であることが分かります。
Figure 6は、このDC-DCコンバータの効率（左側）と損失（右側）の測定結果です。軽負荷（1kW付近）では、第4世代SiC MOSFETの特徴である固定損としてのスイッチング損失が小さいことにより、効率が大きく改善しています。また、重負荷(5kW付近)では、第4世代は第３世代に対し損失が15W以上改善していることがわかります。
Figure 7はDC-DCコンバータとしての損失の内訳を理論解析した結果です。損失が約15W改善されたことが裏付けられています。また、特にハイサイドSiC MOSFET SHのスイッチング損失とリカバリー損失PQrrが大幅に低減し、全体損失の改善に貢献していることがわかります。
EVアプリケーションにおける第４世代SiC MOSFETの使用効果
降圧型DC-DCコンバータの実機検証に続いて、具体的なアプリケーション例としてEV（電気自動車）向けのパワーソリューションにおける第４世代SiC MOSFETの使用効果を示します。
EVの電力変換はOBC（オンボートチャージャ）、補器用絶縁DC-DC、昇圧DC-DC、トラクションインバータから構成されています。特に、トラクションインバータに関してはモーターテストベンチを導入し模擬走行試験を行い、第４世代SiC MOSFETの特性がどのようにユーザーメリットに結び付くかについて説明します。また、OBCを構成しているTotem-pole PFCについても、実機ボードにおける第４世代SiC MOSFETによる効率向上について説明します。
EVアプリケーション
EVには様々な形態があります。Figure 8に示すように、BEV（バッテリー式電気自動車）、HEV（ハイブリッド車）、PHEV（プラグインハイブリッド車）、シリーズHEV（シリーズハイブリッド車）など、それぞれの用途に応じ、パワーアーキテクチャが異なります。中でも最近注目をされているのがBEVの双方向・急速充電で、バッテリー電圧が400V系もしくは800V系でのパワーアーキテクチャです。
Figure 9に、例としてBEVのパワーアーキテクチャのブロック図を示します。OBC（オンボードチャージャ）は、V2G（Vehicle To Grid）も想定し、双方向Totem-pole PFCと双方向CLLC（対称型LLC）が最近注目されている回路トポロジーです。このOBCの出力から補器用DC-DCコンバータ、バッテリー、インバータ電圧への昇圧、そして主機トラクションインバータに電力が供給されます。
トラクションインバータでの模擬走行試験
トラクションインバータの基本動作と、EVでの評価システム（モーターテストベンチ試験環境）について説明をします。そして、その試験結果を用いて乗用車の燃費試験方法WLTCに則り模擬走行シミュレーションを行い、第４世代SiC MOSFETによる電費の改善の例を示します。
インバータ回路動作
機電一体（モーター、減速機、インバータ）が進む中、高電圧・高出力かつ小型軽量のインバータを実現するための低損失化の重要度は益々上がってきています。それが、EVの電費性能に直結するからです。
Figure 10に示すように、トラクションインバータはパワートレイン内のモーターを駆動するため、バッテリーに備えられた直流電力を3相交流電力に変換します。インバータはハーフブリッジ構成（1レグ）が3個（3レグ）で構成されています。3相交流波形はモーターの回転数に同期した周波数の信号波（基準正弦波）にて、三角波（変調波）はスイッチング周波数を決定するキャリア周波数にて設定します。モーターへの供給電圧は、PWM信号生成時の3相交流と三角波のレベルを変えることにより行います。
モーターテストベンチ試験環境
Table 2に、モーターテストベンチおよび供試インバータに搭載したSiCデバイスの主な諸元を示します。供試インバータは、第４世代SiC MOSFETベアチップを搭載した2in1パワーモジュールによって構成しました。
Figure 11にモーターテストベンチの試験環境、Figure 12に供試インバータ（DUT Inverter）、そしてFigure 13に制御システムブロック図を示します。供試インバータから3相uvw動力線を通してテストモーターを駆動します。テストモーターは負荷モーターに接続され、負荷モーターは車両パラメータから演算された走行抵抗に応じた負荷トルク制御することにより、所望の車両パラメータでの模擬走行実験ができます。走行抵抗に関しては、Figure 14および式(15)～(18)で示すように、空気抵抗FAD、転がり抵抗FRR、勾配抵抗FRG、加速抵抗FACCを考慮しています。
\(F_{AD} = \displaystyle \frac{1}{2} \cdot C_d \cdot A \cdot \rho \cdot v^2\) (15)
\(F_{RR} = \mu \cdot m \cdot g \cdot \cos \theta\) (16)
\(F_{RG} = m \cdot g \cdot \sin \theta\) (17)
\(F_{ACC} = (m + \Delta m) \cdot \alpha\) (18)
- Cd：空気抵抗係数
- A：前面投影面積
- ρ：乾燥空気密度
- v：車速
- μ：転がり抵抗係数
- m：車両重量
- Δm：回転体の等価慣性質量
- α：加速度
- g：重力加速度
模擬走行の国際規格WLTCモード燃費試験
Figure 15に示すWLTC（Worldwide harmonized Light duty driving Test Cycle：世界統一試験サイクル）は、国際連合欧州経済委員会において2014年に開催された第162回自動車基準調和世界フォーラム（WP29）にて、世界統一技術規則（GTR：Global Technical Regulation）に採択された乗用車等の排出ガス・燃費試験法（WLTP：Worldwide harmonized Light vehicles Test Procedure）に規定される走行サイクルです。このサイクルはLow、Middle、High、Extra-Highの速度フェーズから構成され、日本ではExtra-Highフェーズを除いた走行サイクルで試験車両を走行させて排出ガスや燃費の計測が行われます。
前述のモーターテストベンチを用い、WLTC走行サイクルによる模擬走行試験の条件を入力して、インバータに第４世代SiC MOSFETとIGBTを用いた場合の走行電費試験を行いました。
CセグメントクラスEVを想定した電費試験結果をFigure 16に示します。従来のIGBTを第4世代SiC MOSFETに置き換えた場合に、WLTC走行サイクルの全速度フェーズにおいて電費を改善できることを実証しました。電費トータルでは、IGBTと比較し約6%改善、市街地モードでは約10%改善しています。
参考として、Figure 17にインバータ効率マップグラフ（NTカーブをベースに効率の情報を加味したもの）を示します。この結果からも、市街地走行で頻繁に表れる高トルク・低回転数域での効率が大幅に改善していることが分かります。
電費改善が、どのようなユーザーメリットになるか一例を示します。走行距離に対するランニングコスト（電気代）と搭載バッテリーの容量の削減で考えると分かりやすいと思います。Table 3に郊外モードで試算した例を示します。IGBTと比較し5.5%の電費改善として、1万km走行距離で2000円、100kwhバッテリー搭載車では5.5万円の削減効果（Figure 18）となります。
Totem-pole PFCの実機評価
Totem-pole PFCは、高効率を達成できるPFCコンバータとして近年非常に注目されているトポロジーです。また、マイクログリッドの系の安定化、需給バランスへの貢献のためV2G（Vehicle To Grid）の検討が世界的に進められており、双方向動作も重要になってきました。
Totem-pole PFC回路動作
Figure 19は回路ブロック図です。左レグ（S1、S2）は高周波スイッチング用、右レグ（S3、S4）は商用周波数（低周波）の整流用です。S3、S4に同期整流を用いることでV2Gを実現する双方向動作が可能になります。
Figure 20に状態別動作図を示します。商用ACの正の半サイクル期間では、トーテムポールローサイドスイッチ（S2）が昇圧コンバータとして高周波スイッチング（図(a):期間D）を行います。この時、S1は整流動作（図(b)：期間1-D）を行いますが、ボディダイオードのリカバリーが遅いと大きな電力損失が生じてしまいます。SiC MOSFETはリカバリーが非常に速く、この電力損失の影響を小さく抑えることができるため、Totem-pole PFCのパワーデバイスとして非常に適しています。
次に負の半サイクルでは、トーテムポールハイサイドスイッチ（S1）が昇圧コンバータとして高周波スイッチング（図(c):期間D）を行い、S2は整流動作（図(d):期間1-D）を行います。S3、S4は商用ACの半周期ごとに切り替わります。
Totem-pole PFC実機評価
Totem-pole PFCの損失低減に第４世代SiC MOSFETが効果的であることを検証するために、実機ボードを用いて実験を行いました。Table 4にPFCの評価条件および使用したSiCデバイスの諸元を示します。出力電圧が400Vの場合、750V耐圧のSiC MOSFETがマッチます。ここでは、SCT4045DRを用いています。
Figure 21に実機ボードでのスイッチング波形を示します。20ns～30nsの非常に短い時間でターンオン・オフしていることが分かります。
Figure 22は効率の測定結果です。第４世代SiC MOSFETを使用した場合、半負荷の1.5kWで98%以上、全負荷の3kWで97.6%の高効率を実現しています。
【資料ダウンロード】 SiCパワーデバイスの基礎
SiCの物性やメリット、SiCショットキーバリアダイオードとSiC MOSFETのSiデバイスとの比較を交え特徴や使い方の違いなどを解説しており、さまざまなメリットを持つフルSiCモジュールの解説も含まれています。
SiCパワーデバイス
基礎編
応用編
- SiC MOSFET : ブリッジ構成におけるゲート－ソース間電圧の挙動
- SiC MOSFET：スイッチング波形から損失を求める方法
- SiC MOSFET：スナバ回路の設計方法 ーはじめにー
- SiC MOSFET：ゲート－ソース電圧のサージ抑制方法
- ドライバーソース端子によるスイッチング損失の改善
- SiC MOSFETゲート－ソース間電圧測定時の注意点：一般的な測定方法
- 最新世代SiC MOSFETを使った損失低減の実証
製品紹介
FAQ