SiCパワーデバイス|応用編
ドレイン-ソース間に発生するサージ
2022.07.12
この記事のポイント
・ドレイン-ソース間に発生するサージは、各インダクタンス成分とMOSFET寄生容量の共振によって発生する。
・配線インダクタンスを最小化するレイアウトは現実的にできない場合が多いので、スナバ回路はできるだけスイッチングデバイスの近傍に配置して配線インダクタンスを下げることが重要。
最初の項目として、SiC MOSFETの電力変換回路で発生するドレイン-ソース間のサージについて説明します。
- ドレイン-ソース間に発生するサージ
- スナバ回路の種類と選定
- Cスナバ回路の設計
- RCスナバ回路の設計
- 放電型RCDスナバ回路の設計
- 非放電型RCDスナバ回路の設計
- パッケージによるサージ発生の違い
SiC MOSFETのドレイン-ソース間に発生するサージ
ドレイン-ソース間に発生するサージは、ターンオン時に流れた電流のエネルギーが、配線や基板パターンのインダクタンスに蓄積されたままになっており、そのエネルギーがスイッチングデバイスの寄生容量と共振することにより発生します。図1にサージ発生時のリンギング電流の経路について説明します。図1は、High Side(以下HS)とLow Side(以下LS)にスイッチングデバイスが接続されるブリッジ構成で、LSがターンオンし、スイッチング電流IMAINが流れた場合を示しています。このIMAINは通常VSWから流入し、配線インダクタンスLMAINを通じて流れています。
次にLSがターンオフした時、LMAINに流れていたIMAINが、通常、入力電源HVdc-PGND間に接続されているバルクコンデンサCDCLINKを通じてHSとLSの寄生容量を経由し点線のように流れます。この時、LSのドレイン-ソース間にLMAINとSiC MOSFETの寄生容量COSS(CDS+CDG)による共振現象が起き、ドレイン-ソース間にサージが発生します。そのサージの最大値VDS_SURGEは、HVdc端子に印加される電圧をVHVDC、MOSFETがターンオフする時の抵抗をROFFとすると、以下の式で表されます(*1)。

![]()
ただし、

図2にSiC MOSFET SCT2080KEを使ったターンオフ時のサージ波形を示します。HVdcに800Vを印加した時、VDS_SURGEは961V、リンギング周波数は約33MHzになることが分かります。式(1)を用いて、この波形からLMAINを算出すると、約110nHになります。

次に、図3に示すスナバ回路CSNBを付加し、実質的にLMAINが取り除かれた時のターンオフサージ波形を図4に示します。

このCSNBの付加によりサージが50V以上低減され(約901V)、リンギング周波数も44.6MHzと高くなり、CSNBを含む回路網でのLMAINが小さくなっていることが分かります。
同様に式(1)を用いてLMAINを算出すると、約110nHから約71nHに小さくなっています。本来なら、この配線インダクタンスを最小化するパターン設計が望ましいのですが、通常はデバイスの放熱設計を優先するため、必ずしも理想的な配線設計にはなりません。
この対策の一つとして、スナバ回路をできるだけスイッチングデバイスの近くに配置しバイパス回路を形成することにより、サージ発生の元となっている配線インダクタンスの最小化、ならびにその最小化された配線インダクタンスに蓄積されたエネルギーの吸収ができるようになります。そして、スイッチングデバイスの電圧をクランプし、ターンオフサージを低減することが可能になります。
*1:「スイッチングコンバータの基礎」 P95~P107 原田耕介、二宮保、顧文建 著, コロナ社, 1992年2月
【資料ダウンロード】 SiCパワーデバイスの基礎
SiCの物性やメリット、SiCショットキーバリアダイオードとSiC MOSFETのSiデバイスとの比較を交え特徴や使い方の違いなどを解説しており、さまざまなメリットを持つフルSiCモジュールの解説も含まれています。
SiCパワーデバイス
基礎編
応用編
- SiC MOSFET : ブリッジ構成におけるゲート-ソース間電圧の挙動
- SiC MOSFET:スイッチング波形から損失を求める方法
- SiC MOSFET:スナバ回路の設計方法 ーはじめにー
- SiC MOSFET:ゲート-ソース電圧のサージ抑制方法
- ドライバーソース端子によるスイッチング損失の改善
- SiC MOSFETゲート-ソース間電圧測定時の注意点:一般的な測定方法
- 最新世代SiC MOSFETを使った損失低減の実証
製品紹介
FAQ