トランジスタ｜基礎編
MOSFETのオン抵抗（RDS(on)）
2026.06.15
MOSFETのオン抵抗（RDS(on)）とは、MOSFETがオン状態のときのドレイン-ソース間抵抗で、導通損失や発熱を左右する重要なパラメータです。RDS(on)は、ゲート-ソース間電圧（VGS）やドレイン電流（ID）、ジャンクション温度（TJ）などの条件で変化し、一般に温度上昇やVGS低下によって増加します。特に電源回路やモーター制御回路のように電流が大きい用途では、RDS(on)の差が損失と温度上昇に直結するため、データシートの読み方と見積もり手順を押さえることが重要です。ここでは、RDS(on)の見方、導通損失の計算方法、用途に応じた素子の選び方の要点を解説します。
MOSFETのオン抵抗と導通損失の関係
MOSFETのオン抵抗（RDS(on)）は、オン時の導通損失を見積もる際の基準になります。比較として、バイポーラトランジスタ（BJT）を飽和スイッチとして使用した場合、オン時の損失は主にコレクタ-エミッタ間の飽和電圧（VCE(sat)）によって決まります。一方、MOSFETはオン状態で抵抗のように振る舞うため、損失は電流の 2 乗に比例して増加します。以下で、損失の表し方の違いを整理します。
MOSFETとBJT での損失の表し方の違い
バイポーラトランジスタ（BJT）をスイッチ用途として飽和状態で使用した場合、オン時の導通損失は次式で求められます。
コレクタ損失： \(P_C=V_{CE(sat)} ×I_C\)
それに対し、MOSFETの場合、オン状態ではドレイン-ソース間が抵抗（RDS(on)）として動作するため、オン時の導通損失は次式で近似できます。
導通損失： \(P_D≈I_D^2×R_{DS(on)}\)
この損失は熱としてMOSFET内部で発生し、パッケージや基板を通じて放出されます。そのため、RDS(on)が小さいほど導通損失が減少し、結果として発熱を抑えやすくなります。なお実際の温度上昇は、素子温度、基板設計、放熱条件、スイッチング周波数などにも影響を受けます。
オン抵抗（RDS(on)）の電気的特性
測定条件（VGS / ID / TJ）とセットで読む
オン抵抗 RDS(on) は一定の値ではなく、ゲート-ソース間電圧（VGS）、ドレイン電流（ID）、ジャンクション温度（TJ）などの条件によって変化します。データシート記載の RDS(on) は必ず測定条件がセットになっているため、設計時はこれらの条件をそろえて比較し、実際の動作環境に合わせて余裕を見積もる必要があります。
VGS と ID による変化：損失計算に使う RDS(on) の選び方
上の特性グラフのようにオン抵抗はゲート-ソース間電圧が高いほど小さくなります。また、同じゲート-ソース間電圧でもドレイン電流によって変化します。損失を計算する場合は、実際に印加するVGSと想定するIDに近い条件のRDS(on)を使用します。データシートに複数のVGS条件がある場合は、実際のゲート駆動電圧（例：4.5V/5V/10V）に最も近い条件の値、又は特性グラフを基準にします。
抵抗領域（オーミック領域）での近似式と、導通損失へのつなげ方
MOSFETがオン状態で抵抗として動作し、ドレイン–ソース間電圧（VDS）が比較的小さい領域（抵抗領域、オーミック領域）では、次の近似式を使うことができます。
\(R_{DS(on)} ≈ \displaystyle\frac{V_{DS}}{I_D} \)
以降では、この RDS(on) を用いて導通損失を見積もります（電流が変動する場合は、実効値 IRMS を使用します）。
温度が上がると RDS(on) は増える
RDS(on)は温度によっても変化します。一般に温度が上がると RDS(on) は増加（正の温度係数）するため、損失計算では動作時の温度上昇を織り込む必要があります。
データシート値（typ/max）と設計マージンの取り方
電気的特性表には、RDS(on)がtyp（代表値）とmax（保証上限）で併記されることがあります。損失や温度上昇を設計する場合は、原則としてmaxを基準にし、さらに、温度特性（RDS(on)の温度依存）を用いて想定TJでの増加分まで織り込んでおくと安全側になります。typは「その製品がどの程度の低抵抗になりやすいか」の目安として有用ですが、量産ばらつきや高温時の悪化を見込む用途（最悪条件の損失計算）では、typのまま使わない方が無難です。
導通損失の実際の計算方法（デューティと温度を考慮）
基本式：導通損失は I2 × RDS(on)
MOSFETの導通損失は、基本的には次の式で求められます。
\(P_D =I^2×R_{DS(on)} \)
ここで I は、オン状態で MOSFET に流れる電流です。
デューティと実効値（IRMS）を考慮して平均損失を求める
回路設計では、必ずしも一定電流・一定動作（直流回路）とは限りません。PWM駆動や断続的な動作をする場合、MOSFETがオンしている時間の割合（デューティ）を考慮する必要があります。そのため、平均導通損失は次の式で求めます。
\(P_{avg} =I^2×R_{DS(on)} ×D\)
Dはデューティ（オン比率）です。DC動作ならD=1（100%）です。
また、電流が変動する場合は、オン期間に流れる電流の実効値（IRMS）を用いて次の式で求めます。
\(P_{avg} =I_{RMS}^2×R_{DS(on)} ×D\)
温度上昇で RDS(on) が増える分を「温度倍率 k」で補正する
さらに実際の回路では、MOSFET自身の発熱によりジャンクション温度（TJ）が上昇し、オン抵抗がデータシート値（通常25℃で測定）より大きくなります。損失を正しく見積もるためには、データシートの温度特性からRDS(on)の増加を「温度倍率k」として考慮し、次の式で計算します。
\(P_{avg(実動作)}\ =I_{RMS}^2×R_{DS(on)} ×D×k\)
温度倍率 (k) はデータシートの温度特性グラフから、次のようにして見積もります。
例：25℃のRDS(on)が10mΩ、実際に動作する100℃のRDS(on)が15mΩなら、
\(k=\displaystyle\frac{15}{10}=1.5\)
実際の設計では、このように「デューティ」や「温度倍率」を適切に考慮して導通損失を算出する必要があります。
実装抵抗と自己発熱（熱抵抗）まで含めて見積もる
導通損失の見積もりでは、MOSFETのRDS(on)だけでなく、実装によって直列に加わる抵抗（基板配線・ビア・コネクタなど）も無視できない場合があります。mΩ級では、回路全体の導通損失はおおむねP ≈ I_RMS2 ×（RDS(on)＋R配線）× D のように、合成抵抗として見積もる方が実機とのズレが小さくなります。
また、温度倍率kを正しく選ぶには、まず動作時のTJ（ジャンクション温度）を概算しておく必要があります。最も単純には、周囲温度TAを基準にして TJ ≈ TA + P_total × RθJA（あるいはケース温度TCが分かるなら TJ ≈ TC + P_total × RθJC）で見積もります。ここでP_totalは導通損失だけでなく、スイッチング損失も含めた合計損失です。
- まず25℃近傍のRDS(on)（データシート値）で導通損失を計算し、必要ならスイッチング損失も足してP_totalを置きます。
- 次にP_totalと熱抵抗RθからTJを見積もります。
- 最後に温度特性からそのTJに対応するRDS(on)（温度倍率k）へ更新し、必要ならもう一度P_totalを計算し直します。
このように「損失→温度→RDS(on)」を一度整合させるだけでも、温度上昇を含む設計マージンが取りやすくなります。
オン抵抗だけで選ばない：導通損失とスイッチング損失のトレードオフ
低 RDS(on) 化は Qg や寄生容量の増加を伴いやすい
RDS(on)を下げれば導通損失（I2R）は減らせますが、用途によってはスイッチング損失の寄与も無視できません。一般に、低オン抵抗化はチップ面積の増加を伴いやすく、その結果としてゲート電荷Qgや寄生容量が増えて、スイッチング損失やゲート駆動損失が増える方向に働くことがあります。
RDS(on)×Qg（または RDS(on)×Qgd）でバランスを見る
特にスイッチング周波数が高い電源回路では、RDS(on)単独ではなく、例えば RDS(on)×Qg（又はRDS(on)×Qgd） のような指標で「導通損失とスイッチング損失のバランス」を見ておくと、総損失が最小になる素子を選びやすくなります。オン抵抗が最小の素子が、必ずしも回路全体の損失最小になるとは限らない点が実務上のポイントです。
パッケージによるオン抵抗値比較
チップサイズ（表面積）とパッケージサイズの関係
「パッケージが大きいほどオン抵抗が小さい」と言われることがありますが、ここで効いているのは主に「パッケージ表面積そのもの」ではなく、そのパッケージに搭載できるシリコンチップ（ダイ）の有効面積です。パワーMOSFET は多数のセルを並列に持つ構造のため、チップ面積が大きいほど電流経路が並列に増え、結果として RDS(on) は低下しやすくなります。
また、データシートに記載される RDS(on) は、シリコンチップ内部だけの抵抗ではなく、ドレイン端子からソース端子までの電流経路に含まれる抵抗の合計（端子間抵抗）として測定された値です。つまり、チップ内部のチャネル抵抗やドリフト層抵抗、メタル配線抵抗などに加え、パッケージ側のリードフレーム／ボンディング（又は銅クリップ）や、端子パッドの抵抗も含めた合算値になります。したがってパッケージが変わると、搭載できるチップ面積の上限と、パッケージ自身の抵抗・放熱性の両面から RDS(on) が変化します。
大電流では端子構造・レイアウト（ケルビンソース）が効く
mΩ級の大電流スイッチングでは、基板配線やパッケージのインダクタンス（共通ソースインダクタンス）の影響でソース電位が揺れ、見かけの VGS が低下して導通状態が悪化することがあります。その影響を抑える方法として、電力ソース端子とゲート駆動の基準ソースを分離できるケルビンソース対応パッケージの採用や、ゲート帰還（ソース）配線を電力ループから分離するレイアウトが有効です。RDS(on) の数字だけでなく、端子構造と実装のしやすさも合わせて評価すると、実装後の性能差が出にくくなります。
【資料ダウンロード】 Siパワーデバイスの基礎
Si半導体を用いたパワーデバイスには非常に多くの種類がありますが、このハンドブックでは、主に電源用途のダイオードとトランジスタを中心に基礎的なポイントを解説します。また、回路設計時のトランジスタ選択の手順と決定方法、各特性や特徴を利用したアプリケーション事例を紹介します。
