電源設計の技術情報サイト

技術資料ダウンロード

2021.09.14 Siパワーデバイス

アバランシェ破壊とは

MOSFETの破壊メカニズム

この記事のキーポイント

・MOSFETに絶対最大定格BVDSS以上の電圧が印加されるとブレークダウンが起こり、アバランシェ降伏が起こる。

・アバランシェ降伏が起こると大電流が流れMOSFETが破壊する危険がある。

・アバランシェ破壊には、ショート破壊と熱的破壊がある。

アバランシェ降伏とは

MOSFETに絶対最大定格BVDSS以上の電圧が印加されると、ブレークダウンが起こります。BVDSS以上の高電界が印加されると自由電子が加速され、大きなエネルギーを持ちます。これによりインパクトイオン化が発生し、電子‐正孔対を生成します。この電子‐正孔対がなだれ的に増大する現象をアバランシェ降伏と言います。このアバランシェ降伏時にMOSFETの内部ダイオードに対して逆方向に流れる電流をアバランシェ電流IASといいます(下図(1)参照)。

アバランシェ破壊の電流経路の概略図(赤色)
MOSFETのアバランシェ破壊の電流経路概略図(赤色部)

アバランシェ破壊:ショート破壊

上図が示すようにIASはMOSFETの寄生ベース抵抗RBに流れます。このとき寄生バイポーラトランジスタのベース‐エミッタ間に電位差VBEが生じ、この電位差が大きいと寄生バイポーラトランジスタがON状態になる可能性があります。この寄生バイポーラトランジスタがONすると大電流が流れ、MOSFETがショート破壊する恐れがあります。

アバランシェ破壊:熱的破壊

アバランシェ降伏時はアバランシェ電流による寄生バイポーラトランジスタの誤ONによるショート破壊だけでなく、導通損失により熱的に破壊する可能性があります。前述のように、MOSFETがブレークダウン状態になるとアバランシェ電流が流れます。この状態は、MOSFETにBVDSSが印加されておりアバランシェ電流が流れていることになり、それらの積が電力損失となります。この電力損失をアバランシェエネルギーEASといいます。アバランシェ試験回路とその試験結果の波形を以下の図に示します。また、アバランシェエネルギーは式(1)で表すことができます。

アバランシェ試験の簡略回路図
アバランシェ試験の簡略回路図

アバランシェ試験でのMOSFETの電圧、電流波形
アバランシェ試験でのMOSFETの電圧、電流波形

アバランシェエネルギーを表す式

アバランシェ破壊とは

一般的にアバランシェ保証されているMOSFETは、仕様書においてIASやEASの絶対最大定格が規定されていますので、詳しい値はそちらをご参照下さい。アバランシェ電流が流れる動作環境では、IAS、EASの実際の値を把握し、絶対最大定格の範囲内で使用する必要があります。

アバランシェ降伏が起こる例として、フライバックコンバータにおけるMOSFETターンOFF時のフライバック電圧や、寄生インダクタンスによるサージ電圧などが挙げられます。フライバック電圧によるアバランシェ降伏の対策としては、フライバック電圧を下げるよう回路設計をする、もしくはより高耐圧のMOSFETを用いるなどが挙げられます。寄生インダクタンスによるアバランシェ降伏の場合は、端子がより短いパッケージのMOSFETに変更したり、基板レイアウトを改善したりして寄生インダクタンスを減らすなどの対策が有効です。

シリコンパワーデバイスの特徴を活かしたアプリケーション事例