電源設計の技術情報サイト

技術資料ダウンロード

2021.01.26 SiCパワーデバイス

ゲート-ソース電圧に発生するサージとは

SiC MOSFET:ゲート-ソース電圧のサージ抑制方法

  • Facebookでシェア
  • Twitterでシェア

この記事のキーポイント

・電源や電力ラインのスイッチングアプリケーションとして近年採用が加速しているSiC MOSFETは、自身のパッケージや周辺回路配線のインダクタンスの影響を無視できないほどの高速動作をする。

・そのため、特にゲート-ソース間電圧には予期しないサージが発生することがあり対策が必要。

MOSFETやIGBTなどのパワー半導体は、様々な電源アプリケーションや電力ラインのスイッチング素子として使用されています。その中で、近年採用が加速しているSiC MOSFETは、スイッチング時の電圧や電流の変化が、デバイス自身のパッケージインダクタンスや周辺回路の配線インダクタンスの影響を無視できないほどの高速動作をします。特にゲート-ソース間電圧には、デバイス自身の電圧や電流が変化する時に、予期しない正または負のサージが発生することがあり、対策が必要になってきます。ここでは、その対策について検討、考察していきます。なお、ゲート-ソース間電圧に発生するサージについては、先に掲載したTech Web基礎知識 SiCパワーデバイス 応用編の「SiC MOSFET:ブリッジ構成におけるゲート-ソース間電圧の挙動」で詳しく解説していますので参照してください。

ゲート-ソース電圧に発生するサージとは

右の回路図は、MOSFETをブリッジ構成で使用する最も簡単な同期方式Boost回路です。この回路は、Low Side(以下LS)のSiC MOSFETのスイッチングに同期してHigh Side(以下HS)のSiC MOSFETもスイッチします。LSがターンオン時にはHSはターンオフ、LSがターンオフ時にはHSはターンオンと交互にオン・オフします。

このスイッチングにより、スイッチング側のLSだけではなく同期側のHSにも、スイッチング側LSの電圧および電流の変化に応じてサージが発生します。

SiC MOSFETを使用した同期方式Boost回路の例

この回路におけるLSターンオン時とターンオフ時の、ドレイン-ソース電圧(VDS)とドレイン電流(ID)の波形、そしてゲート-ソース電圧(VGS)の挙動を以下の波形図で示します。横軸は時間を表し、時間領域Tk(k=1~8)の定義は以下の通りです。

 T1: LSがONしSiC MOSFETの電流が変化している期間
 T2: LSがONしSiC MOSFETの電圧が変化している期間
 T3: LSがONしている期間
 T4: LSがOFFしSiC MOSFETの電圧が変化している期間
 T5: LSがOFFしSiC MOSFETの電流が変化している期間
 T4~T6: HSがONするまでのデッドタイム期間
 T7: HSがONしている期間(同期整流期間)
 T8: HSがOFFしLSがONするまでのデッドタイム期間

左:同期方式Boost回路におけるLow sideスイッチがターンオン時のゲート-ソース間電圧挙動/右:同期方式Boost回路におけるLow sideスイッチがターンオフ時のゲート-ソース間電圧挙動

ゲート-ソース電圧VGSには、矢印が指し示している事象(I)~(IV)が発生します。各破線はサージのない本来の波形です。これらの事象は以下の要因によって発生しています。

 事象(I)、(VI) → ドレイン電流の変化(dID/dt)
 事象(II)、(IV) →ドレイン-ソース電圧の変化(dVDS/dt)
 事象(III)、(V) →ドレイン-ソース電圧の変化終了

ここでの検討事項となる「ゲート-ソース電圧に発生するサージ」とは、これらの事象の中でも特に動作に影響を及ぼすLSターンオン時にHSに発生する事象(II)と、LSターンオフ時にHSに発生する事象(IV)になります。

無料ダウンロードはこちら