電源設計の技術情報サイト

技術資料ダウンロード

2020.08.25 Siパワーデバイス

セルフターンオン発生のメカニズム

ダブルパルス試験によるMOSFETのリカバリ特性評価

  • Facebookでシェア
  • Twitterでシェア

前回、標準タイプと高速リカバリ特性を有したSJ MOSFETのダブルパルス試験を通じて、「ブリッジ構成の回路においては、リカバリ特性が高速なMOSFETを使用することで損失を低減できることと、一方でリカバリ特性が高速でもターンON損失を低減できない場合がある」ことを記しました。今回は、その原因の1つであるセルフターンオン現象について説明します。

セルフターンオン現象とは

セルフターンオンは、MOSFETの各ゲート容量(CGD,CGS)およびRGに起因して生じる現象で、2つのMOSFETが直列に接続されたブリッジ構成の回路においてスイッチング側のMOSFETがターンONした際に、本来OFFである還流側のMOSFETに意図しないターンONが生じ、貫通電流が流れ損失が増大する現象です。

セルフターンオン発生のメカニズム

この図は、「ダブルパルス試験とは」で説明に使用したものと同じで、ダブルパルス試験の基本動作を示しています。

ダブルパルス試験基本動作

動作②から動作③に移行する際、ハイサイドQ1のドレイン-ソース間電圧VDS_Hは0V→Viへと急峻に変化します。このときに発生するdVDS_H/dt(単位時間当たりの電圧変化)によってCGD_H、CGS_HおよびRG_Hに電流が流れます。この電流によってCGS_Hの電圧が上昇し、VGS_HがMOSFETのゲートしきい値を超えてしまうと、MOSFETに意図しないターンONが生じます。これをセルフターンオンと呼び、セルフターンオンが発生するとハイサイドQ1とローサイドQ2間に貫通電流が流れます。以下は、ボディーダイオードのリカバリ電流と、セルフターンオン発生による貫通電流を示した模式図です。

MOSFETボディーダイオードのリカバリ電流と、セルフターンオン発生による貫通電流を示した模式図

インバータ回路やTotem Pole PFC回路等は2つのMOSFETが直列接続されたブリッジ構成の回路であるため、リカバリ損失だけではなく、セルフターンオンによる貫通電流によりターンON損失が増大してしまう場合があります。

前回示した評価で使用したR6030JNZ4(PrestoMOS™)は、他の高速リカバリタイプのSJ MOSFETよりターンオン損失が小さいという結果が得られています。これはリカバリ特性が優れているだけではなく、各ゲート容量の比を最適化してセルフターンオンを抑制できる構造を取っているからです。

キーポイント:

・ブリッジ回路におけるセルフターンオンとは、MOSFETの急峻なVDSの変化により発生するVGSの変動によって、MOSFETが意図しないターンONをしてしまうこと。

・セルフターンオンにより貫通電流が流れると、ターンON損失が増加するので、リカバリ特性が優れていても期待する損失低減ができない場合がある。

シリコンパワーデバイスの特徴を活かしたアプリケーション事例