電源設計の技術情報サイト

技術資料ダウンロード

2021.03.30 Siパワーデバイス

軽負荷時におけるスイッチング素子の動作に関する注意点

位相シフトフルブリッジ回路の電力変換効率向上

この記事のキーポイント

・軽負荷時は電流が小さくLSの蓄積エネルギーが小さくなるため、COSSの充電、放電が完了しないままスイッチ動作に入る可能性が高くなるためZVS動作ができず、MOSFETのターンON損失が発生しやすくなる。

・COSSの充放電の未完了によりVDSが残る可能性があるため、上下アームの短絡による貫通電流を防ぐためにDead Timeを適切に設定する必要がある。

・MOSFETのCGDとCGSの容量比によっては貫通電流が流れる恐れがあるため、この比が適切なMOSFETを選択することが重要である。

軽負荷時は流れている電流が小さく、LSに蓄積されているエネルギーが小さくなるため、遅れレグにおいてCOSSの充電、放電が完了しないままスイッチ動作に入る可能性が高くなります。そのためZVS動作ができず、MOSFETのターンON損失が発生しやすくなります。

一方、進みレグのMOSFETのCOSSの充放電時は、トランスを介して二次側にエネルギーを送っています。先ほどと同じようにエネルギー収支でZVSの成立条件を考えると、Mode(2)を例とした場合、トランスの巻き数比をnとすると、進みレグのZVS成立条件は以下の式で表すことができます。IL2はMode(1)終了時点のIL、EOSS_Q1、EOSS_Q2はそれぞれQ1、Q2のCOSSの充放電完了に必要なエネルギーとします。

軽負荷時におけるスイッチング素子の動作に関する注意点

実際の回路動作では、上下アームの短絡を防ぐためにDead Timeを設ける必要があります。上述のように、軽負荷時には遅れレグのMOSFETの充放電が完了していない、つまりドレイン電圧VDSが残る(ハードスイッチングになる)可能性があり、このためにDead Timeの設定次第では、遅れレグのMOSFETのターンON損失が増大しまう可能性があります。よってDead Timeの設定には注意が必要です。

Dead Timeを最適化している場合と最適化していない場合の、ターンON時の概略図を示します。

PSFD回路、Dead Timeを最適化している場合と最適化していない場合の、ターンON時の概略図

Dead Timeが最適化できていない場合には、瞬間的に大きなドレイン電流IDが流れます。これは、ゲート-ドレイン間容量CGDとゲート-ソース間容量CGSの容量比によってゲート-ソース間電圧VGSがしきい電圧を超えてしまうことによる貫通電流と、逆アームのMOSFETのCOSSへの充電電流の2つが影響しています。このうち、後者のCOSSへの充電電流はハードスイッチング動作時には必ず発生しますが、前者の貫通電流はMOSFETのCGDとCGSの容量比を適切に設定することで未然に防ぐことができます。したがって、CGDとCGSの容量比が適切なMOSFETを選択することが重要になります。

無料ダウンロードはこちら