電源設計の技術情報サイト

技術資料ダウンロード

2021.10.26 Siパワーデバイス

dV/dt破壊とは

MOSFETの破壊メカニズム

この記事のキーポイント

・dV/dt破壊は、MOSFETのターンOFF時に寄生容量Cdsに流れる充電電流がベース抵抗RBを流れることにより、寄生バイポーラトランジスタがON状態になりショート破壊を引き起こす現象。

・dV/dtは単位時間当たりの電圧変化量であり、VDSの立ち上がりが急峻なほどdV/dt破壊が発生しやすくなる。

・一般的に逆回復特性が悪いほど、dV/dtが急峻になり破壊しやすくなる。

dV/dt破壊とは

dV/dt破壊は下図(2)に示すように、MOSFETのターンOFF時に寄生容量Cdsに過渡的に流れる充電電流が、ベース抵抗RBを流れることにより、寄生バイポーラトランジスタのベース‐エミッタ間に電位差VBEを発生させ、寄生バイポーラトランジスタがON状態になりショート破壊を引き起こす現象です。一般的にdV/dtが大きいほど(急峻なほど)VBEの電位差が大きくなり寄生バイポーラトランジスタがONしやすくなるため、破壊が発生しやすくなります。

MOSFETのdV/dt破壊の電流経路の概略図(青色部)
MOSFETのdV/dt破壊の電流経路概略図(青色部)

また、インバータ回路やTotem-Pole PFCなど上下ブリッジ構成の回路においては、MOSFETに逆回復電流Irrが流れます。この逆回復電流によるdV/dtにより、寄生バイポーラトランジスタが誤ONする危険性がありますので、この点にも注意が必要です。dV/dt破壊と逆回復特性の関係は、ダブルパルス試験で確認することができます。以下にダブルパルス試験の概略回路図を示します。

ダブルパルス試験の概略回路図
ダブルパルス試験の概略回路図

ダブルパルス試験の詳しい動作については、Tech Web基礎知識 評価編「ダブルパルス試験によるMOSFETのリカバリ特性評価」を参照願います。

以下に、dV/dtと逆回復電流のシミュレーション結果を示します。ゲート抵抗RGや電源電圧VDDなどの回路条件は同じで、逆回復特性のみが異なるMOSFET①~③を想定しています。Q1が還流動作から逆回復動作に移行する際の、ドレイン‐ソース間電圧VDSとドレイン電流(内部ダイオード電流)IDを示しています。

ダブルパルス試験のシミュレーション結果
ダブルパルス試験のシミュレーション結果

一般的にMOSFET③は、①と比較した場合「逆回復特性が悪い(Irr, trrが大きい)」製品と言えます。このシミュレーション結果から、逆回復特性が悪いほどdV/dtが急峻になることが分かります。このことは、一般的にコンデンサに流れる過渡電流がI=C×dV/dtで表されることからも理解できます。また、上記のシミュレーションではIrrの傾き(di/dt)は全て同じ条件に揃えましたが、di/dtが急峻な場合も同様にdV/dtは急峻になります。

以上より、ブリッジ回路などに使用する際、一般的に逆回復特性が悪いMOSFETほど、dV/dt破壊の危険性が大きいと言えます。

シリコンパワーデバイスの特徴を活かしたアプリケーション事例