表面実装における放熱面積の見積もりと注意点

ここまで熱抵抗や熱特性パラメータを使ってT_Jを見積もる方法を説明してきました。今回は表面実装においてT_{J max}をキープするための放熱面積を見積もる方法とともに、熱に関連する部品レイアウトの注意点を説明します。

部品配置と熱の干渉

近年の小型化要求に関連して、回路基板も可能な限り小さくする必要があり、部品の実装密度が高くなる傾向にあります。しかしながら、発熱する部品、ここではICですが、実装基板を放熱器として利用する必要があり、そのためにある面積を必要とします。この面積が確保されないと、熱抵抗が高くなり発熱が大きくなります。また、発熱するICが近接して実装されていると、相互に発熱が干渉し温度上昇を招きます。

下図は表面実装されたICの放熱経路と、発熱するICが密集している場合の放熱のイメージです。

ICの発熱は横方向（面積）と縦方向（基板厚さ）に伝導し放熱されます。しかしながら、ICが密に実装されている場合、特に横方向への放熱が干渉し合い熱の逃げ場がなくなってしまいます。したがって、温度の上昇を招きます。

放熱に必要な基板面積の見積もり

表面実装においてICがT_{J max}をキープできる熱抵抗を得るには、それに見合う放熱面積が必要です。加えて熱的な干渉を起こさないようにすることも重要です。下図は、熱干渉を起こさないために必要な間隔のイメージです。これを最低限満足したうえで、θ_JAと銅箔面積の関係グラフから必要な放熱面積を見積もります。

図のようにICの端から基板面に対する45°の直線が干渉しない間隔を最低限とします。次に使用条件において必要なθ_JAを求めます。

条件例：ICの電力消費＝1W、最大周囲温度T_A(HT)＝85℃、許容するT_Jの最大値＝140℃

このように、熱干渉を避けられる間隔と必要な放熱面積を確保して、最終的なICの配置を検討します。