DC-DCコンバータ｜設計編

インダクタの配置

2020.08.18

この記事のポイント

・インダクタはスイッチングMOSFET Q2の近くに配置し、配線の銅箔面積を必要以上に広くしてはいけない。

・配線幅を決定する指針として電流耐量を参照し、マージンを考慮した幅を選択する。

・インダクタの直下にグラウンド層を配置してはいけない。グラウンド以外の信号線も避けるべき。

・やむを得ずインダクタ直下に配線する場合は、磁力線の漏れが小さい閉磁路構造のインダクタを使用する。

・インダクタ端子間の距離を近くしない。

前回では、出力コンデンサとフリーホイールダイオードの配置について説明しました。今回は、次に配置する部品であるインダクタの配置について説明します。

インダクタの配置

出力コンデンサとフリーホイールダイオードの配置の次に、インダクタを配置します。

インダクタLは、スイッチングノードからの輻射ノイズを最小限にするため、スイッチングMOSFET Q2の近くに配置し、配線の銅箔面積を必要以上に広くしてはいけません。配線抵抗の低減と銅箔による放熱を考えると銅箔面積を広く取るのは正解の1つですが、面積が広いとアンテナとして働くことがありEMIを増大させる可能性があります。

配線抵抗、放熱、アンテナ効果を考慮した上で配線幅を決定する指針の1つに電流耐量があります。以下のグラフは、流す電流と導体幅による温度上昇を示しています。例えば、2Aの電流を導体厚35μmの配線に流す場合、温度上昇を20℃に抑えたければ、Δt＝20℃の曲線（水色）の2A時の配線幅を参照します。この場合、0.53mmの導体幅があれば良いことになります。

昇圧型DC-DCコンバータの基板レイアウト。導体厚さ・導体幅・電流による温度上昇のグラフ。

実際には、配線は周辺部品の発熱や周囲温度の影響を受けるため、十分なマージンを持った導体幅を選択することが推奨されます。例えば、1オンス（35μm）基板では、1Aあたり1mm幅以上、2オンス（70μm）基板では、1Aあたり0.7mm幅以上の導体幅にするなど、マージンが考慮された設計ルールを別途適用している場合が一般的です。

EMIの観点から配線面積を最適化したレイアウト例と、必要以上に配線面積を広く取った良くないレイアウト例を以下に示します。説明の対象部分は色を濃くしてあります。

昇圧型DC-DCコンバータの基板レイアウト。望ましいインダクタへの配線と良くない例。

インダクタ配置に関して、他に2つほど注意することがあります。1つ目は、インダクタの直下にグラウンド層を配置してはいけないことです。グラウンド層に発生する渦電流による磁力線の打ち消し効果で、インダクタLのインダクタンスの低下や損失の増加（Qの低下）が発生します（下図左側参照）。グラウンド以外の信号線でも、渦電流により信号線にスイッチングノイズが伝搬する可能性があります。したがって、いずれにしてもインダクタ直下の配線は避ける必要があります。やむを得ず配線する場合は、磁力線の漏れが小さい閉磁路構造のインダクタを使用してください。
?

昇圧型DC-DCコンバータの基板レイアウト。良くないインダクタ直下の配線例と、良くないインダクタ端子間の配線例。

2つ目は、インダクタ端子間の距離です。上図右側の例のように、端子部分の銅箔面積を広く取ったため実質的に端子間の距離が近くなってしまうと、スイッチングノードの高周波信号が浮遊容量を介して入力へ容量誘導されます。他の配線例のように、インダクタ端子用の銅箔は必要最小限にします。

【資料ダウンロード】 リニアレギュレータの基礎

リニアレギュレータの基礎として、動作原理、分類、回路構成による特徴、長所・短所を理解するためのハンドブックです。 加えて、リニアレギュレータの代表的な仕様（規格値）と、効率と熱計算に関しても解説しています。

インダクタの配置

DC-DCコンバータ

基礎編

設計編

評価編

応用編

製品紹介

FAQ