回路設計とEMC設計の塩梅 第2回 半導体概要(2) 半導体集積回路(LSI・IC)

こんにちは！　ロームの稲垣です。

第2回は半導体集積回路についてお話しましょう。一般に大規模集積回路や集積回路は、LSI(Large Scale Integrated Circuits)やIC(Integrated Circuits)とも言われます。回路規模によって、この様に名称が変わりますが、明確な線引きはされていません。昔の人？は、大抵は「IC」と呼んでいます。ご存知の様にトランジスタ１個では単純な動作となりますが、数多くのトランジスタを同一の珪素(シリコン)基板上に形成する事によって、複雑な機能や高精度の回路動作を実現できるのです。トランジスタを組み合わせて如何に優れた回路を作るかが、半導体集積回路(LSI・IC)の回路設計者の主な仕事となります。

弊社の主要な製品群としては、パワーマネージメント・電源ICが3,480品種、メモリが652品種、リニア・アンプが396品種、モーター・ドライバーやアクチュエータ・ドライバーが259品種、オーディオICやビデオICが133品種、その他含めて5,115品種が現在量産対応しています。こちらもトランジスタ・ダイオードに次いで多くの種類があります。従来のカスタム品から汎用品への転換で、半導体集積回路(LSI・IC)の製品体系も大変充実しています。

私が入社した約30年前は、バイポーラ素子もCMOS素子も最小配線幅もしくはゲート長は10μm(10×10^-6m)でしたが、最近のニュースでは海外で2nm(2×10^-9m)のCMOS素子開発に着手されたとの事です(完成は2022年予定)。当時と比較すると最小加工寸法が1/5,000まで微細化が進む事になります。これは驚きの数値で、原子数個分の最小ゲート長を製造する事、量産対応すると言う事になります。ホントに凄いです！実はこの微細化のトレンドですが、有名な法則があります。米国インテル社が提唱している「ムーアの法則」です。1.5年～２年で集積率が2倍となる様な微細化を実現していくと言うものです。インテル社の中央演算装置(CPU)も、この法則に従って製造されているのです。またIEEE 国際デバイスおよびシステム ロードマップIRDS (IEEE International Roadmap for Devices and Systems)でも、将来の製造工程を詳細に予測しています。御興味のある方は、インターネット検索されると、とても面白いです(https://irds.ieee.org/)！この様に半導体集積回路(LSI・IC)の素子寸法の微細化が進めばチップ・サイズに対してより多くのトランジスタが集積でき高機能化が可能になります。また、半導体素子の耐圧は低くなりますが、動作電圧も低くなり、バッテリでの駆動時間を延ばすことができます。さらに半導体素子の寄生容量が小さくなるので、より高速で動作する高性能化も可能となるのです。

それでは、「電磁両立性(EMC)」と微細化の関係に目を向けてみましょう！自ら電磁雑音を放出する「電磁干渉(EMI)」に関しては、微細化が進むほど動作電圧の低下に伴い低周波の電磁雑音は減少し、寄生容量の減少から動作周波数が伸びて高周波の雑音が増加する傾向にあります。また外部の電磁雑音により誤動作する現象である「電磁感受性(EMS)」に関しては、微細化が進む程同じく動作電圧の低下に伴い雑音余裕(雑音マージン)が小さくなるので、より敏感に反応し誤動作が起きやすくなります(ここのイメージ大事です！)。ですので、最新の製造工程が全て良いとは限らず、こと電磁両立性(EMC)に関して言えば、少し古い製造工程で量産されている半導体集積回路(LSI・IC)の方が良いところが多々あるのです。

例えば差動演算増幅器(オペアンプ)では、必要な動作帯域が最小限確保できている製品を選択する方が良いです。必要以上に帯域が高周波まで伸びている製品(微細化の進んだ製造工程)ですと、高周波での電磁両立性(EMC)を追加検証(ケア)する必要があります。また汎用ロジック等の製品では、必要以上に動作電圧の低い製品を選択する事の無い様にしたいものです。さらに、複雑な機能を実現している製品では、電磁両立性(EMC)を改善する対策(テクニック)や設計手法がいろいろとあります。これらについては製品毎のアプリケーション・マニュアルにも記載されていますし、このコラムでも追々詳しく紹介していきたいと思っています。それでは、どうぞお楽しみに！

御一読頂きまして、どうもありがとうございます。