回路設計とEMC設計の塩梅第17回 EMC計算法・EMCシミュレーション(2) 伝導エミッション(CE)の計算試行

こんにちは！　ロームの稲垣です。

第17回は、電磁両立性(EMC)の計算法・シミュレーションで、最も基本的な伝導エミッション(CE: Conducted Emission)の計算試行について説明しようと思います。半導体集積回路(LSI)の電磁両立性(EMC)特性に関するもので、「IEC 61967-4規格1Ω/150Ω法」です。

電磁両立性(EMC)の国際規格としては主に、IEC規格、CISPR規格、ISO規格が適用されます。IECとは、国際電気標準会議(IEC：International Electrotechnical Commission)で、上記の1Ω/150Ω法はVDE法とも呼ばれてます。

この方法は、半導体集積回路(LSI)の接地端子には1Ω、電源端子や信号端子等には150Ω相当のネットワークを介してスペクトラムを測定します。但し、電源電流の多い半導体集積回路(LSI)では、接地端子の1Ωの両端に発生する電圧が大きくなり、基本動作に支障をきたす場合は適用不適となるので注意が必要です。電磁干渉(エミッション)に関する限度値が示されており、その値以内でないと規格適合とはなりません。本来、IEC規格等はその測定法を規定するもので、限度値はその参考例として記載しています。しかしその一般的な使われ方としては、限度値は規格値の様な扱いとなっています。

それでは、EMC計算法・EMCシミュレーションに話を進めます。前述の様にIEC 61967-4規格は、半導体集積回路(LSI)の電源電流や信号電流を電磁両立性(EMC)的？に測定するシンプルな方法で、計算手順は下記の様になります。

• ① 半導体集積回路(LSI)の電源電流等を過渡解析(トランジェント解析)して安定１周期のPWL(Piecewise Linear)波形を作成する。これが前回(第16回)のIAモデル(Internal Activity Model)、電磁干渉(EMI)モデルになる。
• ② この電流のPWL波形の繰り返しを設定し、規定のネットワーク(150Ω法の場合は、120Ω+6.8nF+51Ω等)を接続して過渡解析を行った後、高速フーリエ変換(FFT)する。
• ③ 単位変換(dBμV)した後に、規格書の限度値と共にグラフ表示し、規格適合不適合を判定する。

これ位の計算処理ですと、回路解析ツール内で使用できるスクリプトやマクロに記述する事で、計算自動化もできるかと思います。尚、測定する場合はスペクトラム・アナライザを接続しますので、計算する場合はその入力インピーダンスである50Ωを更に接続する事が必要です(ここは間違いやすいので注意して下さい！)。

規格適合となれば「めでたしめでたし」ですが、規格不適合の場合は①を改善する、即ち動作モードの選定やシリコン・チップの再設計を行う、②製品依存のデカップリング容量(C_D)の種類や値の変更等で対策を行います。

今回説明した計算法は、回路解析ツールで試行可能、測定値不要、簡単なマクロやスクリプトによる自動化、IEC 62433規格対応、データ同化未使用、雑音除去未使用の方法になります。以下に、測定及び計算の参考となる図を示します。

IEC 61967-4規格1Ω法の測定回路/計算回路例.
(L_BAN1=5uH，C_D1:製品依存)
(出典：Generic_IC_EMC_Test_Specification_2.1_180713_ZVEI.pdf)

IEC 61967-4規格150Ω法の測定回路/計算回路例.
(R1=120Ω, C1=6.8nF, R2=51Ω, L_BAN1=5uH, C_D1:製品依存, R_BAN1:open, C_BAN1:open)
(出典：Generic_IC_EMC_Test_Specification_2.1_180713_ZVEI.pdf)

御一読頂きまして、どうもありがとうございます。

＜書籍の参照ページ＞
「LSIのEMC設計」，科学情報出版株式会社，2018年2月初版発行，ISBN978-4-904774-68-7．

• ◆IEC 61967-4規格の概要説明：第2章　半導体集積回路動作と電磁両立性特性　p.41～
• ◆伝導エミッション(CE)シミュレーションの概要説明：第６章　現象別半導体集積回路の電磁両立性検証(2)　p.150～