電源設計の技術情報サイト

技術資料ダウンロード

2021.10.12 DC/DC

電源シーケンス仕様②:
電源シーケンス仕様および制御ブロック図

汎用電源ICで電源シーケンスを実現する回路

  • Facebookでシェア
  • Twitterでシェア

この記事のキーポイント

・電源シーケンス②の仕様を確認する。

・仕様を実現するための機能ブロック図を作成する。

ここからは、2例目の電源シーケンス回路の解説に入ります。最初に、実現する電源シーケンス仕様を確認して、制御ブロックにより構成を検討します。

電源シーケンス仕様②

電源シーケンス仕様②は、①と同じように3系統の電源シーケンスになりますが、シーケンスが異なります。入出力電圧の仕様と電源の構成、およびシーケンスを次に示します。

電源シーケンス仕様②の基本回路例

仕様②の設計は、3個の電源ICで構成します。電源ICはスイッチングレギュレータ(DC/DCコンバータ)、またはリニアレギュレータ(LDO)を想定します。電源ICの機能として、出力をオン・オフ制御できるイネーブルピンが必要です。

電源の投入はVOUT1、VOUT2、VOUT3の順で、VOUT1を投入し設定電圧に至ったらVOUT2を投入し、同様に設定電圧に至ったらVOUT3を投入します。遮断も投入と同じくVOUT1、VOUT2、VOUT3の順で、VOUT1が遮断し終えたらVOUT2を遮断、そしてVOUT3を遮断するというシーケンスとします。

制御ブロック図②

シーケンス仕様②を実現する制御ブロック図を示します。

電源シーケンス仕様②のシーケンスを示す波形図

シーケンス仕様②の実現には、3個の電源ICの他に、Power Good機能が2個、Discharge機能が3個、他にプルアップ用の抵抗が必要になります。ブロック図は機能や動作を示すためにブロック化した図なので、実際の回路では他に外付け部品などが必要になります。以下、各機能や役割の説明です。

・DCDC 1、DCDC 2、DCDC 3は別個の電源ICで、それぞれの出力はイネーブル(EN)ピンによって制御される。
・Power Good 1と2は電源投入時にDCDCの出力電圧を監視し、目標電圧に達すると次に起動するDCDCに”High”(以下”H”)信号を出力する。
・電源遮断時には同じくPower Good 1と2がDCDCの出力電圧を監視し、目標電圧に降下すると次に遮断するDCDCへ”Low”(以下”L”)信号を出力する。
・Dischargeブロックは、電源遮断時にDCDCの出力コンデンサに充電されている電荷を急速に放電し出力電圧を降下させることで、電源シーケンスを正常に動作させる。

なお、このブロック図では、DCDCブロックのENとVOUT間、Power GoodブロックのINとPGOOD間、DischargeブロックのINとOUT間は正論理として設計しています。つまり”H”で、DCDCはイネーブル状態、Power Goodは目標電圧に到達、Dischargeは出力がオンになります。また、Power GoodブロックのPGOODピン(出力)とDischargeブロックのOUTピンは、オープンコレクタまたはオープンドレイン形式です。

無料ダウンロードはこちら